51電子網公益庫存:

HY5DU561622ETP-D43

XR49C169CD

A0507333CRCP

M11V4P-M6S

V03021-X006

54F157DMQB

66BM

Q9862

N74F32D

S1133-01

YG868C10R

UA723CN

IAM-81008-TR1

H1102NLT

D1805A

      serdes 指可以用于任何需要高帶寬位置的接口，如 pci express (pcie)。不過，目前硬件工程師沒有時間充分了解這些接口協議的詳細信號完整性要求，因此可能無法了解信號完整性 (si) 以及 3d em 方面的專業意見。mentor 的新版 hyperlynx 可提供嵌入式工具特定協議通道合規，是業內首款適用于 pcb serdes 接口的全自動驗證工具。其具有 3d 導航器功能，可實現扇出和過孔等非均勻性結構的設計和 layout 優化。http://yushuo1.51dzw.com

      mentor 的客戶 sintecs 是一家總部位于荷蘭的電子設計服務 (eds) 公司，專門從事復雜的電路板設計和分析。他們開發了多板 dredbox 項目，該項目由歐盟進行資助，是一種全新的“集裝箱式數據中心”概念，采用高速鏈路連接，可進行分散處理并具有存儲器資源 (www.dredbox.eu)。sintecs 使用 hyperlynx ddrx 向導和新型 serdes 合規向導，可以快速瀏覽可用的設計空間，從而關注于符合其產品 ddr4（以 2666 mt/s 運行）和多數 pcie3 接口的行業標準合規指標的物理實現。新版 hyperlynx 智能通道提取工具可以實現整個通道分解的自動化以及設計任務的建模，從而縮短了 serdes 接口的設計時間。相較于 sintecs 之前的手動方法，從 3d 全波解析器的專業化到各通道不連續的建模，自動化通道提取所需的時間獲得了大幅縮減。

     “我們已經成功利用 hyperlynx 實現了 dredbox 項目的“一次性”高速 ddr4 和 pcie serdes 接口實施，”sintecs b.v. 董事總經理 hans klos 說道。“改變工作方式后，我們的硬件設計人員和 si 工程師現可在接口設計優化階段以及最后的接口合規驗證階段使用 serdes 合規向導進行快速迭代。”http://yushuo1.51dzw.com

      硬件工程師可以使用新版 hyperlynx 輕松進行特定協議合規檢查。該工具為 pcie gen3/4、usb 3.1 以及基于 com 技術的以太網和光學實現器論壇 (oif) 提供嵌入式協議專業技術。工程師可基于協議架構和約束輕松執行均衡優化（ctle、ffe、dfe）。

     “隨著高速串行鏈路數據速率的不斷提高，且受限于協議范圍的均衡設置，設計具有可接受誤碼率的通道（受到協議范圍內均衡設置的限制）需要更高的專業技術水平。擁有 mentor 的新型自動化通道分析儀，就如同您擁有了一位專家的助力。sign-off 前運行設計分析將能發現許多材料、過孔和傳輸線問題，從而可防止這些問題混入最終設計階段，”信號完整性學院 (signal integrity academy) 院長以及 teledyne lecroy front range 信號完整性實驗室負責人 eric bogatin 說道。“并且，新型合規分析儀將為最終通道推薦符合協議約束的優化均衡設置。正因為有了這些創新，硬件工程師們終于可以踏實地睡上一覺。”http://yushuo1.51dzw.com

來源：mentor