新一代5納米制程芯片
發布時間:2018/6/5 10:05:40 訪問次數:1554
由于結構簡單等因素，使得每一代新制程中的研發人員往往都會使用 sram 芯片進行測試。結果就是誰造出的 sram 芯片核心面積更小，就意味著制程技術越先進。此前的紀錄，是三星在 2018 年 2 月份的國際會議上宣布，期刊發出的 6t 256mb sram 芯片，面積只有 0.026mm2。不過，愛美科上周聯合 unisantis 公司開發的新一代 6t 256mb sram 芯片打破了這個紀錄，核心面積只有 0.0184 mm2 到 0.0205mm2 ，相比三星的 sram 微縮了 24%。
- 51電子網公益庫存:
- E09A41RA
- E09A54RA
- E1866-A2
- EA eDIPTFT57-A
- EA eDIPTFT57-ATP
- EA TFT035-32ANN
- EA TFT035-32ATP
- EA TFT035-32ATS
- EA TFT043-42ANN
- EA TFT043-42ATP
- EA TFT043-42ATS
- EA TFT050-84ANN
- EA TFT052-41ANN
- EA TFT057-32ANN
- EA TFT057-32ATP
- EA TFT057-32ATS
- EA TFT070-84ANN
- EA TFT070-84ATP
- EC31QS04-TE12L
- EDB2432B4MA-1DAAT-F-D
愛美科表示，面積能大幅縮小的原因，http://yushuokj.51dzw.com就在于使用了新的晶體管結構。unisantis 與愛美科使用的是 unisantis 所開發的垂直型環繞柵極(surrounding gate transistor，sgt)結構，最小柵極距只有 50nm。這樣的水平，與標準型 gaa 晶體管相比，垂直型 sgt 單元 gaa 晶體管面積能夠縮小 20% 到 30%，同時在工作電壓、漏電流及穩定性上表現更佳。
目前愛美科正與 unisantis 公司一起定制新制程的關鍵制程流程及步驟，預計透過一種新的制程協同優化 dtco 技術，研發人員就能使用 50nm 間距制造出 0.0205 mm2 的 sram 單元，而未來該制程也能夠適用 5 納米制程的節點。此外，該制程技術還能使用 euv 極紫外光刻技術，減少制程步驟，這使得設計成本與傳統 finfet 制程相當。
在目前全球的芯片制造產業中，除了臺積電、格芯、三星、英特爾擁有先進的生產技術，以其強大的生產能量可以生產先進邏輯運算芯片之外，愛美科(imec)則是在晶圓制造領域中技術研發領先的單位。因此，繼日前臺積電與南韓三星陸續透露其在 5 納米先進制程的布局情況外，愛美科也在上周宣布了一項新的技術，制造了全球最小的 sram 芯片，其芯片面積比之前的產品縮小了 24%，未來將可適用于先進的 5 納米制程技術上。http://yushuokj.51dzw.com文章來源： technews由于結構簡單等因素，使得每一代新制程中的研發人員往往都會使用 sram 芯片進行測試。結果就是誰造出的 sram 芯片核心面積更小，就意味著制程技術越先進。此前的紀錄，是三星在 2018 年 2 月份的國際會議上宣布，期刊發出的 6t 256mb sram 芯片，面積只有 0.026mm2。不過，愛美科上周聯合 unisantis 公司開發的新一代 6t 256mb sram 芯片打破了這個紀錄，核心面積只有 0.0184 mm2 到 0.0205mm2 ，相比三星的 sram 微縮了 24%。
- 51電子網公益庫存:
- E09A41RA
- E09A54RA
- E1866-A2
- EA eDIPTFT57-A
- EA eDIPTFT57-ATP
- EA TFT035-32ANN
- EA TFT035-32ATP
- EA TFT035-32ATS
- EA TFT043-42ANN
- EA TFT043-42ATP
- EA TFT043-42ATS
- EA TFT050-84ANN
- EA TFT052-41ANN
- EA TFT057-32ANN
- EA TFT057-32ATP
- EA TFT057-32ATS
- EA TFT070-84ANN
- EA TFT070-84ATP
- EC31QS04-TE12L
- EDB2432B4MA-1DAAT-F-D
愛美科表示，面積能大幅縮小的原因，http://yushuokj.51dzw.com就在于使用了新的晶體管結構。unisantis 與愛美科使用的是 unisantis 所開發的垂直型環繞柵極(surrounding gate transistor，sgt)結構，最小柵極距只有 50nm。這樣的水平，與標準型 gaa 晶體管相比，垂直型 sgt 單元 gaa 晶體管面積能夠縮小 20% 到 30%，同時在工作電壓、漏電流及穩定性上表現更佳。
目前愛美科正與 unisantis 公司一起定制新制程的關鍵制程流程及步驟，預計透過一種新的制程協同優化 dtco 技術，研發人員就能使用 50nm 間距制造出 0.0205 mm2 的 sram 單元，而未來該制程也能夠適用 5 納米制程的節點。此外，該制程技術還能使用 euv 極紫外光刻技術，減少制程步驟，這使得設計成本與傳統 finfet 制程相當。
在目前全球的芯片制造產業中，除了臺積電、格芯、三星、英特爾擁有先進的生產技術，以其強大的生產能量可以生產先進邏輯運算芯片之外，愛美科(imec)則是在晶圓制造領域中技術研發領先的單位。因此，繼日前臺積電與南韓三星陸續透露其在 5 納米先進制程的布局情況外，愛美科也在上周宣布了一項新的技術，制造了全球最小的 sram 芯片，其芯片面積比之前的產品縮小了 24%，未來將可適用于先進的 5 納米制程技術上。http://yushuokj.51dzw.com文章來源： technews上一篇：單芯片CMOS毫米波傳感器
下一篇：生物識別技術發展趨勢
相關電子資訊- 11-23電荷放大器頻率特性和電荷放大器的特性特點及應用區別
- 11-23NanoT IP67級輕觸開關系列參數結構設計應用探究
- 11-23全新5G RedCap模組RG255AA系列
- 11-23新款“高速”低壓光繼電器優特點及工作原理
- 11-22PowerPAK SO-8封裝技術功能優特點簡述
- 11-22Motorola 68K系列CPU結構技術種類應用分析
- 11-22Genio 130 Smart Plug 解決方案解讀
- 11-22半導體倒裝芯片技術關鍵及核心作用
- 11-22漫反射光傳感器技術結構參數封裝及市場應用
- 11-22FOC電機控制技術結構參數智能應用及工作原理
- 11-22TILE 2025成都天府照明博覽會
- 11-22第23屆深圳國際LED展
公網安備44030402000607
