具有可選輸入的1:10 lvpecl緩沖器

優勢特征：

將一個差分時鐘輸入

對lvpecl分配給10個差分lvpecl

與lvecl和lvpecl完全兼容

支持2.375 v至3.8 v的寬電源電壓范圍

通過clk_sel可選擇時鐘輸入

低輸出偏斜（典型值15 ps），

適用于時鐘分配應用

附加抖動小于1 ps

傳播延遲小于355 ps

打開輸入默認狀態

兼容lvds，cml，sstl輸入

單端時鐘的vbb參考電壓輸出

采用32引腳

lqfp封裝

產品概述：

cdclvp111

時鐘驅動器將一對lvpecl輸入

差分時鐘（clk0，clk1）

分配給十對差分lvpecl時鐘（q0，q9）輸出，

其時鐘偏移最小。

將兩個時鐘源接受到輸入多路復用器中。

專為驅動50Ω傳輸線而設計。

當不使用輸出引腳時，

建議使其保持開路狀態以減少功耗。

如果僅使用差分對中的一個輸出引腳，

則另一個輸出引腳必須相同地端接至50Ω。

如果需要單端輸入操作，

則使用vbb參考電壓輸出。

在這種情況下，vbb引腳應連接到clk0，

并通過10nf電容旁路到gnd。

55°c至125°c。

(素材：texasinstruments.如涉版權請聯系刪除.圖片供參考）