李先生：13691912091 QQ：1648252878
黃小姐：15012797976 QQ：1311044072
MSN:ltz52099@hotmail.com
由于系統數據吞吐量不斷提高促使數據轉換器的采樣率快速提升，在這種情況下，MAX6956ATL-T賽靈思 JESD204B v.1.1 LogiCORE IP 使用1/2/4高速串行接口鏈路逐漸取代數據轉換器的寬并行接口，來解決 IO 局限性并降低 PCB 布局成本及復雜性。JESD204 v1.1 LogiCORE IP 核是業界首個符合聯合電子器件工程委員會 (JEDEC) JESD204B 標準的軟 IP 核，該標準描述了數據轉換器和邏輯器件之間的串行數據接口和鏈接協議。該 IP 核得到了 7 系列 FPGA 的支持，可配置用作 JESD204B 發射器以連接 DAC 器件，也可用作 JESD204B 接收器以連接 ADC 器件。 賽靈思公司 （Xilinx, Inc. ）日前針對 iPhone 推出便攜功耗估算器 (Pocket Power Estimator，PPE) 應用程序。對于那些將 iPhone 視為與電腦同等重要的辦公工具的設計人員來說，現在有了一個更為快速簡便的方法來判斷賽靈思28nm 7 系列現場可編程門陣列 (FPGA) 的功耗。為蘋果 iPhone 量身定制的新型便攜功耗估算器 (PPE) 應用程序可以讓設計人員隨時查看賽靈思28nm 可編程平臺如何在實現系統最低功耗方面全面超越其它競爭產品。設計人員即日起即可從蘋果應用商店（Apple App Store）下載 PPE程序，使用該應用對各種假設情況迅速方便地進行探索，并能立即獲得與競爭產品在功耗方面的對比信息。如需進行更加復雜和細致的功耗分析，設計人員可進一步使用 ISE®設計套件 (ISE Design Suite) 中的 XPower Estimator (XPE) 和 XPower Analyzer (XPA) 工具賽靈思杰出工程師及功耗大師 Matt Klein 表示：“我們所有細分市場上的電子系統廠商都希望能夠降低當前的功耗預算或者是在同等功耗水平下獲得更高的系統性能。通過為最流行的智能電話平臺提供功耗估算器，就可以幫助那些忙碌且習慣于使用 iPhone 獲取信息的設計人員更加方便地進行功耗估算，從而能夠進一步提高他們的設計工作效率。
PPE 應用程序也適用于 iPad ，用戶可以通過簡單易用的圖形用戶界面 (GUI) 快速輸MAX6956ATL-T入各種資源需求，例如 SerDes 使用情況、DSP、存儲器、邏輯容量等。得益于代工合作伙伴 TSMC 的 HPL（高性能低功耗）工藝技術，賽靈思 7 系列 FPGA 與上一代 40nm FPGA 相比，平均功耗可降低約 50%。為總體功耗降低做出貢獻的因素包括：靜態功耗（最壞條件下）最大可降低 65%，動態功耗降低 25%，I/O 功耗降低 30%，收發器功耗降低 60%。 PPE 應用程序將所有這些可能影響總功耗的因素都列入考慮范圍，讓設計人員能夠輕松地對各功能模塊的功耗情況進行更精確的估算，并可將評估結果與其它賽靈思器件或競爭器件做比較。PPE 還附有應用參考實例，設計人員可以在參考實例的基礎上定制出自己的規格。PPE 的第一個版本提供了針對有線和無線通信領域的設計實例，將來的版本還將增加其它領域的實例，并可為其它智能手機平臺提供支持。
7 系列的低功耗優勢
28nm HPL 技術可以避免 28nm HP 工藝中嵌入式 SiGe 工藝存在的良率和MAX6956ATL-T漏電流問題，并可提供一種成本更低的工藝解決方案。HPL 工藝使 7 系列具備更大的設計裕量，具有更大的電壓適應范圍，這樣設計人員就可以在更寬的范圍內選擇運行電壓值，從而實現靈活的功耗/性能策略。由此，賽靈思能夠為每種 7 系列器件提供全新的低功耗 -2L 選項，該選項可以在靜態功耗比市場上同類器件低 45%的情況下，提供中等速度級的性能。相同的 -2L器件還能運行在 0.9V 的核心電壓下，可進一步降低功耗，與市場上同級別的器件相比，靜態功耗降低 55%，動態功耗降低 20%
