聯系電話：13590238352黃小姐。在芯片選擇(CS)無效情況下，I/O CLOCK 最初被禁止且 DATA OUT 處于高阻狀態。當串行接口把 CS 拉至有效時，轉換時序開始允許 I/O CLOCK 工作并使 DATA OUT 脫離高阻狀態。串行接口然后把 I/O CLOCK 序列提供給 I/O CLOCK 并從 DATA OUT 接收前次轉換結果。I/OCLOCK 從主機串行接口接收長度在 10 和 16 個時鐘之間的輸入序列。開始 10 個 I/O 時鐘提供采樣模擬輸入的控制時序。在 CS 的下降沿，前次轉換的 MSB 出現在 DATA OUT 端。10 位數據通過 DATA OUT 被發送到主機串行接口。為了開始轉換，最少需要 10 個時鐘脈沖。如果 I/O CLOCK 傳送大于 10 個時鐘長度，那么在的 10 個時鐘的下降沿，內部邏輯把 DATA OUT 拉至低電平以確保其余位的值為零。在正常進行的轉換周期內，規定時間內 CS 端高電平至低電平的跳變可終止該周期，器件返回初始狀態。