LP2996-N和LP2996A是線性總線終端調節器，旨在滿足SSTL-2的JEDEC要求。當調節輸出電壓等于VDDQ / 2時，輸出(VTT)能夠擊穿電流并產生電流。輸出級的設計，以保持良好的負荷調節，同時防止拍攝通過。LP2996-N和LP2996A還包括兩個不同的電源軌道，將模擬電路與電源輸出級分開。這允許一個分裂軌道的方法，以減少內部功耗。它還允許LP2996-N為DDR2-SDRAM提供終端解決方案，而LP2996A支持DDR3SDRAM和DDR3L-SDRAM內存。TI推薦LP2998和LP2998- q1適用于所有需要在零下溫度下運行的DDR應用程序。

7.4設備功能模式

7.4.1啟動

在啟動VDDQ時，誤差放大器感知到輸出電壓較低，并對通過元件進行硬驅動，產生較大的涌流。如果這個涌流太大，設備就會由于內部電流限制而關閉并重新啟動。在啟動過程中防止大涌電流的兩種解決方案:1。降低VDDQ的轉化率。當VDDQ的轉換速度快(大約60µs),輸入電流可以達到超過超過設備的電流限制從而導致重啟。如果≥300µs VDDQ啟動轉換速率,侵入電流可以降低90%限制輸入沖擊電流低于500 ma。2.在某些情況下，無論是使用線性穩壓器還是開關穩壓器，系統設計人員對VDDQ電壓轉換速率幾乎沒有控制。一些降壓調壓器沒有軟啟動功能。VDDQ電壓源只需要18µA電流使DDRII終止電壓。因此，在VDDQ引腳處放置RC濾波器可以方便地提高輸出電壓的轉換速率，允許電容充電電流緩慢上升。為了使VDDQ電壓損失最小，必須仔細選擇電阻器值。使用100Ω電阻使VDDQ電源電壓損失降至1.8 mV,因為當前通過VDDQ只有18µA DDRIII配置。

有關啟動期間涌流的更多信息，請參見限制DDR終止調節器的涌流(SNVA758)。

7.4.2正常運行

該設備包含一個高速運算放大器，以提供良好的響應負載瞬態。在應用程序中，根據DDR-SDRAM終止的要求，輸出級可在提供1.5-A連續電流和瞬態峰值高達3a的情況下防止射穿。LP2996-N和LP2996A還包括一個VSENSE引腳，以提供更好的負載調節和VREF輸出作為芯片組和調光器的參考。參見電氣特性和應用信息。

7.4.3關閉

LP2996-N和LP2996A具有主動低關機(SD)引腳，提供暫停到RAM (STR)功能。當SD被拉低時，VTT輸出三態提供高阻抗輸出，但VREF保持活動。在這種模式下，通過較低的靜止電流可以獲得節能的優勢。在關閉期間，VTT不能暴露在電壓超過AVIN。關閉銷斷言低靜態電流的LP2996-N LP2996A滴,然而,VDDQ總是保持恒定阻抗100 kΩ生成內部參考。因此，要計算關機時的總功率損失，必須同時考慮兩種電流。關閉銷也有一個內部上拉電流，因此，要打開部分，關閉銷可以連接到AVIN或保持打開狀態。