當TC < 0℃時，IDD2P和IDD3P必須降低6%;IDD4R和IDD4W必須降低+ 4%;IDD7必須降低+11%。當TC > 85℃時:IDD0、IDD1、IDD2N、IDD2NT、IDD2Q、IDD3N、IDD3P、IDD4R、IDD4W、IDD5R必須降低3%;IDD2P必須降低40%。5. 當為IDD1啟用附加延遲時，當前更改約為+4%。6. 當為IDD2N啟用附加延遲時，當前更改約為0%。7. 當IDD2N禁用DLL時，電流變化約-23%。8. 當CAL啟用IDD2N時，當前更改約為-25%。9. 當為IDD2N啟用下檔時，當前更改約為0%。10. 當為IDD2N啟用CA奇偶校驗時，當前更改約為+7%。11. IPP3N測試和極限適用于所有IDD2x、IDD3x、IDD4x、IDD6x、IDD8條件;也就是說，測試IPP3N應該滿足IPPs對已知IDD測試的要求。12. 當為IDD3N啟用附加延遲時，當前更改約為+0.6%。13. 當為IDD4R啟用附加延遲時，當前更改約為+5%。

TwinDie™1.2V DDR4 SDRAM MT40A1G16 - 64 Meg x 16 x 16 bank x 1

描述16Gb (TwinDie™)DDR4 SDRAM采用微米的8Gb DDR4 SDRAM模具;兩個x8合成一個x16。與mono x16類似的信號，還有一個額外的ZQ連接用于更快的ZQ校準和一個BG1控件用于x8尋址。沒有包含在本文檔中的規格，請參閱Micron的8Gb DDR4 SDRAM數據表(x8選項)。基本部件編號MT40A1G8的規范與兩個獨立制造部件編號MT40A1G16相關。特性•使用兩個×8 8 gb微米死一x16•單等級TwinDie•VDD = VDDQ = 1.2 v 1.2 (1.14 - -1.26 v)•VDDQ-terminated I / O•JEDEC-standard痛罵•低調的包•TC 0°C到95°C - 0°C到85°C: 8192刷新周期64 ms - 85°C到95°C: 8192刷新周期32

選項標記·配置- 64 Meg x 16 x 16 bank x 1 rank 1G16·96 ball FBGA package(無pb) - 9.5mm x 14mm x 1.2mm模具轉速:A HBA - 8.0mm x 14mm x 1.2mm模具轉速:B，D WBU - 7.5毫米x 13.5毫米1.2毫米死牧師:E KNR•時機-周期time1 0.625 ns @ CL = 22 (ddr4 - 3200) -062 E - 0.682 ns @ CL = 21 (ddr4 - 2933) -068 - 0.750 ns @ CL = 19 (ddr4 - 2666) -075 - 0.750 ns @ CL = 18 (ddr4 - 2666) -075 E - 0.833 ns @ CL = 17 (ddr4 - 2400) -083 - 0.833 ns @ CL = 16 (ddr4 - 2400) -083 E - 0.937 ns @ CL = 15 (ddr4 - 2133) -093 E - 1.071 ns @ CL = 13 (ddr4 - 1866) -107 E•自我刷新-標準•操作溫度沒有商業(0°C TC≤≤95°C)