編程邏輯器件EPM240T100C5N馬克西姆CPLD具有以下特點:低成本、編程邏輯器件EPM240T100C5N低功耗CPLD■■瞬動,非易失性架構■待機電流低至25µA■■編程邏輯器件EPM240T100C5N提供快速傳播延遲和clock-to-output倍提供四個全球時鐘與兩個時鐘每邏輯陣列可用塊(實驗室)■UFM阻礙為非易失性存儲8 Kbits■MultiVolt核心使外部供應設備的電壓3.3 V / 2.5或1.8 V■MultiVolt I / O接口支持3.3 V, 2.5 V, 1.8 V,I/Os完全符合外圍組件互連特殊興趣組(PCI SIG) PCI本地總線規范，■編程邏輯器件EPM240T100C5N支持熱嵌套內置聯合測試動作組(JTAG)邊界掃描測試(BST)電路，符合IEEE Std. 1149.1-1990標準MAX II設備有節省空間的FineLine BGA、Micro FineLine BGA和thin quad flat pack (TQFP)包(見表1 - 3和表1-4)。maximi設備支持同一包中的垂直遷移(例如，您可以在256針FineLine BGA包中的EPM570、EPM1270和EPM2210設備之間遷移)。垂直遷移意味著您可以遷移到專用引腳和JTAG引腳相同的設備上，并且power引腳是跨設備密度的給定包的子集或超集。在任何封裝中，密度最大的具有最高數量的電源插腳;您必須在一個包中列出最大的計劃密度，以提供遷移所需的電源插腳。對于跨密度的I/O引腳遷移，使用給定包類型的所有計劃密度的設備引腳交叉引用可用的I/O引腳，以確定可以遷移哪些I/O引腳。Quartus®II軟件可以在給定設備遷移列表時自動交叉引用并為您放置所有pin。對于需要超過直流邏輯電平控制的I/O引腳的系統，實時ISP功能允許您使用新的設計圖像更新CFM塊，同時當前設計繼續在SRAM邏輯陣列和I/O引腳中運行。一個新的編程文件被更新到MAX II設備中，而無需停止原始設計的操作，從而節省了遠程或現場升級的停機時間成本。更新后的CFM塊在下一個電源循環中將新設計配置到SRAM中。也可以通過使用特定的ISP命令序列來執行SRAM的即時配置，而不需要電源周期。沒有電源周期的SRAM配置需要特定的時間(tCONFIG)。在此期間，I/O引腳是三態的，并弱地向上拉到VCCIO