產品族 嵌入式-FPGA（現場可編程門陣列）
系列 XC5VLX110-1FFG676I
規格
LAB/CLB數 8640
邏輯元件/單元數 110592
總RAM位數 4718592
I/O數 440
電壓-電源 0.95V~1.05V
安裝類型 表面貼裝
工作溫度 -40°C~100°C（TJ）
封裝/外殼 676-BBGA，FCBGA
供應商器件封裝 676-FCBGA（27x27）
您有沒有檢查過網絡上有多少條關于“ADC緩沖器設計”的內容?答案是超過400萬條，XC5VLX110-1FFG676I在如此多的參考文獻中很難找到我們需要的內容。對于大多數模擬和混合信號數據采集系統設計工程師來說，這可能不是很意外，因為設計無緩沖模數轉換器(ADC)的外部前端需要有耐心和大量建議。它常常被視為一種藝術形式，是經過多年摸索掌握其竅門的古怪大師的保留地。對于沒有經驗的人來說，這是一個令人沮喪的反復嘗試過程。大多數時候，由于相互關聯的規格要求很多，迫使設計人員不得不進行很多權衡(和評估)才能達到最佳效果。
挑戰
放大器級的設計由兩個彼此相關的不同級組成，因此問題變得難以在數學上建模，特別是因為有非線性因素與這兩級相關。第一步是選擇用來緩沖傳感器輸出并驅動ADC輸入的放大器。第二步是設計一個低通濾波器以降低輸入帶寬，從而最大限度地減少帶外噪聲。
理想的放大器是提供剛剛好的帶寬以正確緩沖傳感器或變送器產生的信號，而不會增加額外噪聲，并且功耗為零，但實際放大器與此相距甚遠。在大多數情況下，放大器規格將決定整體系統性能，尤其是在噪聲、失真和功耗方面。為了更好地弄清楚問題，第一步是了解離散時間ADC的工作原理。
離散時間ADC獲得連續時間模擬信號的樣本，然后將其轉換為數字碼。當信號被采樣時，根據模擬轉換器的類型，同一固有問題有兩種不同的情況。
SAR ADC集成一個采樣保持器，其基本上由一個開關和一個電容組成，作用是保持模擬信號直到轉換完成
