邏輯器件XCR3032XL-10VQG44C快零功率(FZP)設計技術提供超低功率和非常高的速度——典型的17至18μA待機電流25°C•創新CoolRunner™XPLA3架構結合了高速和極端的靈活性•基于行業的第一個TotalCMOS騎士-互補金屬氧化物半導體設計和流程技術•先進0.35μ五層金屬eepm過程- 1000擦除/項目周期保證- 20年數據保留保證•3 v,在系統可編程(ISP)使用IEEE 1149.1 JTAG接口-完整的邊界測試(IEEE 1149.1)快速編程時代•支持復雜的異步時鐘- 16項時鐘和四個局部控制項產品每個功能塊時鐘——邏輯器件XCR3032XL-10VQG44C四個全局時鐘和一個通用的控制項時鐘每設備•優秀銷保留在設計更改

邏輯器件XCR3032XL-10VQG44C•提供商業級和擴展電壓(2.7 v至3.6 v)工業品位•5 v寬容的I / O引腳輸入寄存器設置時間2.5 ns••單程邏輯擴展至48產品條款•高速這個延遲5.0 ns•轉換速率控制輸出可路由的••100%安全一些防止未經授權的訪問••支持熱插拔功能設計輸入/驗證使用Xilinx或行業標準CAE工具•邏輯器件XCR3032XL-10VQG44C創新控制期限結構提供了:-異步宏單元時鐘-異步宏單元寄存器預置/復位-每個宏單元的時鐘啟用控制•每個功能塊的四個輸出啟用控制•用于綜合優化的折疊NAND•通用三態，便于“釘床”測試•可在芯片規模的CoolRunner XPLA3(擴展可編程邏輯陣列)系列CPLDs的目標是低功耗系統，包括便攜式、手持和功率敏感應用程序。每個成員的酷跑XPLA3家族包括快速零功率(FZP)設計技術，結合了低功率和高速。通過這種設計技術,CoolRunner XPLA3家庭提供了真正的這個速度5.0 ns,同時提供功率小于56μW備用不需要“渦輪比特”或其他斷電計劃。通過用一個級聯的純CMOS門鏈代替傳統的用于實現積項的傳感放大器方法(自雙極時代以來一直在PLDs中使用這種技術)，動態功率也大大低于任何其他CPLD。CoolRunner器件是唯一的全CMOS pld，因為它們同時使用了CMOS工藝技術和專利的全CMOS FZP設計技術。FZP設計技術結合了快速非易失性存儲單元和超低功耗SRAM影子內存，提供業界最低功耗3.3V CPLD系列。CoolRunner XPLA3系列使用一個完整的PLA結構在一個功能塊中進行邏輯分配。PLA提供最大的靈活性和邏輯密度，具有優越的引腳鎖定能力，同時保持確定性定時。Xilinx®WebPACK™軟件和行業標準CAE工具(Mentor、Cadence/OrCAD、范例邏輯、Synopsys、Viewlogic和Synplicity)支持CoolRunner XPLA3 cpld，使用帶有ABEL、VHDL和Verilog的HDL編輯