符合PowerPC體系結構的內存管理單元(MMU)

-通用片上處理器(COP)測試接口

-高性能(6.6-7.65 SPEC95基準在300 MHz;1.68 MIPs / MHz

內聯和1.90 Dhrystones MIPS/MHz

-支持總線窺探數據緩存一致性

-浮點單元(FPU)

•內部邏輯和I/O分開供電

•G2核心和CPM單獨使用鎖相環

- G2 core和CPM可以在不同頻率下運行，進行功率/性能優化

-內部核心/總線時鐘乘法器，提供1.5:1,2:1,2.5:1,3:1,3.5:1,4:1,5:1,6:1的比率

-內部CPM/總線時鐘倍增器，提供2:1,2.5:1,3:1,3.5:1,4:1,5:1,6:1的比率

•64位數據和32位地址60x總線

-總線支持多種主設計

-支持單拍和四拍突發傳輸

- 64位、32位、16位和8位端口大小由片上存儲器控制器控制

-支持數據奇偶校驗或ECC和地址奇偶校驗

•32位數據和18位地址本地總線

-單主總線，支持外部奴隸

-八拍突發傳輸

- 32位、16位和8位端口大小由片上存儲器控制器控制

•60x到pci橋接(僅MPC8265和MPC8266)

-可編程主機橋和代理

- 32位數據總線，66mhz, 3.3 V

-同步和異步60x和PCI時鐘模式

-所有外部PCI主機可用的內部地址空間

- DMA用于內存塊傳輸

- pci到60x地址重映射

•系統接口單元(SIU)

——時鐘合成器

——復位控制器

-實時時鐘(RTC)寄存器

-周期性中斷定時器

-硬件總線監視器和軟件看門狗定時器

- IEEE Std. 1149.1™標準JTAG測試訪問端口

•十二排記憶控制器

— Glueless 接口 SRAM, 頁面 模式 SDRAM, DRAM, EPROM, Flash 和 其他 userdefinable 外設

-字節寫入啟用和選擇奇偶校驗生成