CH9102F是一個USB總線的轉接芯片，實現USB轉異步串口。提供了常用的MODEM聯絡信號，用
于為計算機擴展異步串口，或者將普通的串口設備或者MCU直接升級到USB總線。
特色：CH9102F
●全速USB設備接口，兼容USB V2.0。●內置固件，仿真標準串口，用于升級原擴展串口設備，或者通過USB增加額外的串口。
●計算機端Windows操作系統下的串口應用程序完全兼容，無需修改。
●支持免安裝的操作系統內置CDC類驅動程序或多功能高速率的VCP廠商驅動程序。
●硬件全雙工串口，內置獨立的收發串口，支持通訊波特率50bps〜4Mbps。
●串口支持5、6、7或8個數據位，支持奇校驗，偶校驗，空白，標志以及無校驗。
●支持常用的MODEM聯絡信號RTS，DTR，DCD，RI，DSR，CTS。
●支持CTS和RTS硬件自動流控。
●支持半雙工，提供正在發送狀態TNOW支持RS485切換。
●通過外加可以轉換器件，支持RS232接口。
●USB端支持5V電源電壓和3.3V電源電壓。
●CH9102F串口I / O獨立供電，支持5V，3.3V，2.5V，1.8V電源電壓。
●CH9102X串口I / O支持3.3V信號。
●內置上電復位，內置時鐘，無需外部晶振。
●CH9102F內置EEPROM，可配置芯片VID，PID，最大電流值，廠商和產品信息串行等參數。
●芯片內置的唯一ID（USB序列號）。
●提供QFN24和QFN28無鉛封裝，兼容RoHS。
電源與實力
CH9102F芯片有3個電源端，內置了產生3.3V的電源調節器。VDD5是電源調節器的輸入端，V3
是電源調節器的輸出端和USB收發器及內核電源輸入，VIO是I / O插座電源。
CH9102芯片支持5V或3.3V電源電壓，V3應當應該外接容量為0.1uF左右的電源退耦電容。
當使用5V工作電壓（大于3.8V）時，VDD5用作輸入外部5V電源（例如USB總線電源），由內部電源
調節器于V3會產生3.3V電源，用于USB收發器。當使用3.3V或施加工作電壓（小于3.6V）時，
V3至少應該與VDD5相連相連接，同時輸入外部的3.3V電源，V3仍需要外接電源退耦電容。
CH9102芯片的VIO引腳用于為I / O和RST引腳提供I / O電源，支持1.8V〜5V電源電壓，VIO
應該與MCU等外設使用相同的電源。UD+和UD-及VBUS插入使用V3電源，不使用VIO電源。
CH9102芯片自動支持USB設備掛起以節約成本。在USB掛起狀態下，如果I / O輸出而不存在外
部負載，I / O輸入將處于懸空（內部上拉）或者高電平狀態，那么VIO電源將不消耗電流。另外，
當V3和VDD5失去功率進入0V電壓時，VIO消耗電流情況同上，VIO不會向VDD5或V3倒灌電流。
VBUS至少應該連接到USB總線的電源，當檢測到丟失USB電源時，CH9102芯片將關閉USB并睡
VBUS插入內置的插入電阻可以由計算機端軟件通過設置串行MCR寄存器中的OUT1信號。
控制（SERIAL_IOC_MCR_OUT1），OUT1無效時開啟下拉電阻（位置狀態），OUT1有效時關閉下拉電阻。
當VBUS短路串接電阻后用于通過PMOS控制VIO電源時，CH9102提供了VIO低壓保護機制。在
關閉VBUS拖動電阻期間，如果檢測到VIO電壓低于約1.4V，那么CH9102將自動在VBUS接通吸收約
300uA放電電流，直到VIO電壓升高后結束該放電電流，并自動開啟下拉電阻。
推薦雙電源方案，僅VIO與MCU共享電源，消耗電流極小，USB掛起/睡眠時VIO電流僅2uA。
CH9102X的VIO引腳與V3兩端已在內部短接，VIO使用內部電源調節器LDO輸出的3.3V電源，
支持3.3V串口信號。
5.3。碼頭：CH9102F
異步串行方式下CH9102芯片的插頭包括：數據傳輸串口，MODEM聯絡信號引線，輔助插頭。
數據傳輸串行包括：TXD插入和RXD延長。串行輸入連續時，RXD應為高替代。串行輸出替換時，
TXD為高預期。
MODEM聯絡信號指示燈包括：CTS插頭，DSR插頭，RI插頭，DCD指示燈，DTR插頭，RTS插頭。所有
這些MODEM聯絡信號都是由計算機應用程序控制并定義其用途。
輔助引腳包括：SUSPEND＃，SUSPEND，WAKEUP，RXS，TXS和ACT＃指針等。
SUSPEND＃和SUSPEND為芯片掛起狀態輸出串行，當芯片處于正常工作狀態時，SUSPEND＃輸入輸出
高可靠性，SUSPEND垂直輸出轉換；當芯片位于掛起狀態時，SUSPEND＃插入輸出位移，SUSPEND引
腳輸出高預期。
WAKEUP為USB喚醒事件檢測輸入插頭，并有效，內置上拉電阻。
RXS為芯片串行接收數據狀態輸出轉換器，TXS為芯片串行發送數據狀態輸出轉換器。
ACT＃為USB設備配置完成狀態輸出鏈接，可以用于通知MCU或驅動串接了限流電阻后接收VIO
的發光二極管。
CH9102的異步串口支持CTS和RTS硬件自動流控制，可以通過軟件啟用。如果啟用，那么僅在
檢測到CTS變為輸入有效（過渡有效）時串口才繼續發送下一個數據，否則暫停串行發送；當接收
前端空時，串口會自動有效RTS插入（重啟有效），直到接收串口的數據較滿時，串口才自動
無效的RTS指示器，并在機架空時再次有效RTS指示器。使用硬件自動速率控制，可以將己方的CTS指示器
接駁對方的RTS端點，接上己方的RTS接駁對方的CTS引線。
CH9102內置了獨立的收發串口，支持單工，半雙工或者全雙工異步串行通訊。串行數據包括1
一個初始起始位，5、6、7或8個數據位，1個或2個高初始化停止位，支持奇校驗/偶校驗/標志校正/空白重置。CH9102支持常用通訊波特率：50、75、100、110、134.5、150、300、600、900、1200，
1800、2400、3600、4800、9600、14400、19200、28800、33600、38400、56000、57600、76800、115200，
128000、153600、230400、256000、307200、460800、921600、1M，1.5M，2M，3M，4M等。
在通訊波特率較高的應用中，建議啟用硬件自動流控。全速USB僅12Mbps，考慮到協議開銷等
因此，實際應用中應該避免串行連接連續或全雙工的3Mbps及以上的高速通訊狀態。
CH9102串行接收信號的允許波特率誤差不大于2％，串行發送信號的波特率誤差小于1.5％。
在計算機端的Windows操作系統下，CH9102支持系統自帶的CDC類驅動程序，也可安裝高速率
的VCP廠商驅動程序，能夠仿真標準串口，所以絕大部分延長應用程序完全兼容，通常無需任何修改。
CH9102可以用于升級原附件的串口設備，或者通過USB總線為計算機增加額外的串口。通過外加電
平轉換器件，可以進一步提供RS232，RS485，RS422等接口。
5.4。時鐘和重置及其他
CH9102芯片內置了USB上拉電阻，UD +和UD-應該應該直接連接到USB總線上。
CH9102芯片內置了電源上電復位電路，還提供了初始化有效的外部復位輸入引腳，當RST插入
為初始時，CH9102芯片被重置；當RST復位恢復為高初始化后，CH9102內部會繼續繼續重置15mS左
右，然后進入正常工作狀態。
CH9102芯片內置了低壓復位電路，同時檢測V3引腳和VIO引腳的電壓，當V3電壓低于VRV3或
者VIO電壓低于VRVIO時，芯片自動硬件復位。
CH9102芯片內置了時鐘發生器，無需外部晶體及振蕩電容。
5.5。芯片參數配置
在細分批量應用時，CH9102的廠商識別碼VID和產品識別碼PID以及產品信息可以定制。
在少量應用時，可以使用內置了EEPROM的CH9102F芯片（批號倒數第5位是字母則內置EEPROM）。
用戶安裝VCP廠商驅動程序后，可以通過芯片廠家提供的配置軟件CH34xSerCfg.exe，靈活配置芯片
的廠商識別碼VID，產品識別碼PID，最大電流值，BCD版本號，廠商信息和產品信息長度
等參數。
應用：CH9102F
7.1。 USB轉9線TTL串口（下圖）
下圖是由CH9102F實現的USB轉TTL串口。圖中的信號線可以只連接RXD，TXD以及公共地線，
其他信號線根據需要補充，不需要時都可以懸空。
P4是USB端口，USB總線包括一對5V電源線和一對數據信號線，通常，+ 5V電源線是紅色，接
地線是黑色，D +信號線是綠色，D-信號線是白色。USB總線提供的電源電流可以達到500mA，VBUS引
腳在此檢測USB供電狀態。
V3正極的電容C2為0.1uF，用于CH9102內部3.3V電源變壓器的退換，C1和C3作為外部電源的退換。
對于CH9102F，如果應用中VIO已經與V3短接，那么電容C3可以省掉；在VIO = V3 = VDD5這種全部自供電3.3V的情況下，電容C2和C3可以省掉。
三種供電方案：一是全部USB供電，CH9102芯片和USB產品直接使用USB總線提供的5V電源，
即VDD5 = VBUS = USB的5V電源，VIO = VMCU = USB的5V或將其降壓后的1.8V〜4V；二是分開獨立供電，
CH9102的VIO與產品的MCU一起使用自供常備電源VDD，而CH9102使用USB電源，其VDD5連接USB
電源VBUS，即VDD5 = VBUS = USB的5V電源，VIO = VMCU = VDD =自供1.8V〜5V；三是全部自己供電，只檢
測但不使用USB電源，USB產品通過自供電方式提供常備電源VDD，主要有VDD5 = VIO = VMCU = VDD =自供
5V或VDD5 = V3 = VIO = VMCU = VDD =自供3.3V兩種。
在設計印刷線路板PCB時，需要注意：退耦電容C1，C2和C3盡量靠近CH9102的相連引腳；使
D +和D-信號線貼近平行布線，盡量在兩端提供地線或者覆銅，減少來自外部的信號干擾。
