ＭＳＭ６８８２的內部結構如圖２所示。該電路主要由三個部分組成：發送電路、接收電路和時鐘發生電路。發送電路包括調制器、發送低通濾波器和兩個ＲＣ低通濾波器。它在ＰＲＥ和ＳＩＮ輸入信號控制下可完成對輸入二進制數據的調制或輸入音頻信號的濾波。在完成調制功能時，首先由調制器將輸入數據調制為ＭＳＫ信號，再由發送濾波器和兩個ＲＣ低通濾波器濾除高頻分量并加以平滑后，輸出到線路上。在完成音頻濾波功能時，發送濾波器將與調制器斷開而與ＴＩ端接通，從而直接將輸入的音頻信號濾波并送至線路。
接收電路由ＲＣ低通濾波器、混頻器、接收帶通濾波器、限幅器、采樣保持電路、延遲檢測器、檢測后置濾波器和定時再生器組成。接收信號經接收濾波器濾除雜波后，可由限幅器和采樣保持電路變換為方波信號輸入延遲檢測器。然后由延遲檢測器恢復出解調數據，經檢測濾波送入定時再生電路以提取接收時鐘，最后將接收時鐘和解調數據輸出。
時鐘發生電路可為整個電路提供時序信號。TPS73018DBVR
應用電路TPS73018DBVR
圖３給出了ＭＳＭ６８８２的實際應用電路。此電路的通信波特率為１２００ｂｐｓ，由于ＭＳＭ６８８２的發送數據和接收數據均需要有同步時鐘來同步，因此應選擇８２Ｃ５１異步串行通信接口芯片來使ＭＳＭ６８８２與ＡＴ８９Ｓ５２微處理器相連接。通過ＡＴ８２Ｃ５１的ＲＴＳ腳可控制電臺的ＰＴＴ，而ＲＴＳ則通過反相信號控制ＭＳＭ６８８２的發送使能。電臺的ＳＰＫ腳和ＭＩＣ腳通過各自的耦合回路與ＭＳＭ６８８２的ＡＩ腳和ＡＯ腳相連。在設計時，８２Ｃ５１單片機ＣＬＫ腳的輸入時鐘周期應在０．４２μｓ到１．３５μｓ范圍內，否則芯片可能不能正常工作。由于ＭＳＭ６８８２的ＡＯ腳的輸出電平較高，因此，通過可調電阻Ｗ１可調節調制信號輸入到電臺的幅值。從電臺接口出來的ＳＰＫ信號一路經信號限幅后送入ＭＳＭ６８８２的ＡＩ腳，另外一路經放大、檢波、幅值比較后送入８２Ｃ５１的ＤＳＲ腳，以作為載波檢測信號。同時，通過Ｗ２調節載波檢測信號的靈敏度。當系統檢測到該信號時，可以采取延時發送的方式來避免同頻干擾和信道阻塞。對８２Ｃ５１的操作方法可參考相關書籍，這里不再重復。對于抗干擾性要求較高的場合，電臺和調制解調器之間可采取加入傳輸線變壓器的方法將兩端的電信號進行隔離，由于篇幅所限，這里不再贅述。
