HMC987LP5E 1:9扇出緩沖器設計用于低噪聲時鐘分配。 該器件旨在生成上升/下降時間小于100 ps的相對方波輸出。 HMC987LP5E具有低偏斜和抖動輸出以及快速上升/下降時間，從而可以控制混頻器、ADC/DAC或SERDES器件等下游電路的低噪聲開關功能。 這些應用中，當時鐘網絡帶寬足夠寬并允許方波切換時，噪底尤為重要。 HMC987LP5E的輸出以2 GHz驅動，其噪底為-166 dBc/Hz，相當于0.6 asec/rtHz抖動密度，或8 GHz帶寬內的50 fs。
輸入級可單端或差分驅動，可采用多種信號格式（CML、LVDS、LVPECL或CMOS），以及交流或直流耦合。 輸入級同樣具有可調輸入阻抗。 該器件集成帶有可調擺幅/功率電平的8路LVPECL輸出和1路CML輸出，步進為3 dB。
各輸出級可以通過硬件控制引腳或串行端口接口的控制使能或禁用，以便在不需要時節省電能。
