華雄集團董事長朱峻咸分析：通過將cuLitho軟件庫集成至臺積電的制造流程中，并結合Synopsys的EDA軟件，ASML也計劃將GPU支持整合到所有的計算光刻軟件產品中。在幾大芯片供應鏈巨頭共同合作下，可推動半導體行業向更先進芯片制程進軍，加速芯片上市時間，提高晶圓廠運行效率，以推動制造過程的大型數據中心的能源效率來改善芯片生產。
據華雄集團資料顯示，英偉達宣布與臺積電、ASML、新思科技（Synopsys）合作，將加速運算技術用于芯片制造環節的計算光刻中，并推出用于計算光刻的軟件庫cuLitho。
GPU廠商跨界芯片制造
眾所周知，英偉達是知名GPU與人工智能芯片廠商，在本次GTC大會上，英偉達也推出了包括H800等在內的重磅產品。不過，與發布GPU芯片這類常規操作相比，顯然英偉達宣布跨界進軍芯片制造更易引發業界關注。
英偉達cuLitho旨在將計算光刻提速并降低功耗，助力2納米以及更先進制程芯片的生產。英偉達透露，cuLitho能夠將計算光刻的速度提高到原來的40倍。例如英偉達H100GPU的制造需要89塊掩膜板，在CPU上運行時，處理單個掩膜板需要兩周時間，而在GPU上運行cuLitho只需8小時。同時，通過GPU加速計算光刻過程，也可進一步降低能耗。
目前，臺積電、ASML與Synopsys均已參與進該項技術中。
什么是計算光刻技術？
上述新聞中，計算光刻被反復提及。這項技術是什么？為何對先進制程芯片生產如此重要？在回答這兩個問題前，我們需要先談摩爾定律。
摩爾定律最常被表述為半導體芯片可容納的晶體管數量呈倍數增長，而實現晶體管數量翻倍有三個重要手段：增加芯片面積、縮小元件尺寸以及優化器件電路設計。
其中，元件尺寸縮小在很大程度上是由光刻工藝和技術的發展推動的。光刻階段，晶圓會被放入光刻機中，被暴露在深紫外光（DUV）下，光線會通過“掩模版”投射到晶圓上，光刻機的光學系統將掩模版上設計好的電路圖案縮小并聚焦到晶圓上的光刻膠，當光線照射到光刻膠上時，會產生化學變化，將掩模版上的圖案印制到光刻膠涂層上。
這不是一項簡單的工作，粒子干擾、折射和其他物理或化學缺陷都有可能在這一過程中發生，半導體廠商需要修正掩模版上的圖案來優化最終的曝光圖案。而當芯片越來越小，分辨率縮小到納米量級時，投影到晶圓上的圖形結構會變形，因而需要用到計算光刻這種重構掩模圖形的技術。
資料顯示，計算光刻主要通過軟件對整個光刻過程進行建模和仿真，以優化光源形狀和掩膜板形狀，縮小光刻成像與芯片設計差距，從而使光刻效果達到預期狀態。
光刻機龍頭ASML在其公眾號上介紹，“計算光刻將算法模型與光刻機、測試晶圓的數據相結合，從而生成一個和最終曝光圖案完全不同的掩模版設計，但這正是我們想要達到的，因為只有這樣才能得到所需要的曝光圖案。”
先進技術助力高階制程芯片生產
正是在計算光刻等先進技術助力下，摩爾定律得以不斷延續，芯片也不斷變小，先進制程芯片得以不斷生產。目前晶圓代工廠商已經開始量產3納米芯片，而在計算光刻助力下，2納米芯片生產也將成為可能。
英偉達透露，借助cuLitho，臺積電可以縮短原型周期時間，提高晶圓產量，減少芯片制造過程中的能耗，并為2納米芯片生產做好準備。據悉臺積電將于今年6月開始對cuLitho進行生產資格認證，并會在2024年對2納米制程開始風險性試產，2025年開始量產。
2納米不是芯片生產的終點，2022年5月，IMEC（微電子研究中心）對外公布了1納米以下至2埃米（A2）的半導體工藝技術和芯片設計的路徑。按照規劃，到2036年業界有望初步投產0.2nm工藝芯片。
芯片尺寸不斷縮小，計算光刻未來發展空間廣闊。除此之外，延續摩爾定律，實現更小芯片生產也需要更多先進技術，比如晶體管技術方面，IMEC認為，現有的FinFET只能維持到N3（3納米）工藝，之后的N2（2納米）、A14（1.4納米）將轉向GAA環繞柵極、Nanosheet納米片技術，而再往后的A10（1納米）、A7（0.7納米）會改用Forksheet。