MT41K512M16HA-125 AIT:A DDR3L SDRAM

配置
- 1g × 81g8
—512meg × 16512m16
•FBGA封裝(無鉛)- x81
- 78球(9mm × 13.2mm) Rev. A1 SN
•FBGA封裝(無鉛)- x16
- 96球(9mm x 14mm) Rev. A HA
•定時-周期時間
- 1.07ns @ CL = 13 (DDR3L-1866) - 107
- 1.25ns @ CL = 11 (DDR3L-1600) - 125
•產品認證
-汽車A
•工作溫度
-工業(- 40°C“TC”+95°C)

MT41K512M16HA-125 AIT:A功能描述
DDR3 SDRAM采用雙數據速率架構，實現高速運行。
雙數據速率體系結構是一種8n預取體系結構，其接口de簽名用于在I/O引腳上每個時鐘周期傳輸兩個數據字。一次讀或寫
DDR3 SDRAM的操作有效地由內部DRAM核心的單個8n位寬，四個時鐘周期數據傳輸和I/O引腳的八個相應的n位寬，一個半時鐘周期數據傳輸組成。
差分數據頻閃(DQS, DQS#)與數據一起對外傳輸
用于DDR3 SDRAM輸入接收器的數據捕獲。DQS與數據居中對齊
對于寫道。讀取的數據由DDR3 SDRAM傳輸，并沿邊緣對齊
數據用閃光燈