對閂鎖效應的檢測，HCPL-900可測定CMOS IC抗閂鎖性能的好壞和芯片內部閂鎖通路，為失效分析、改進設計，提供依據。檢測閂鎖效應的方法有以下3種。

   ·直流電源法

   提高器件的電源電壓（輸入端接人適當邏輯電平，輸出端開路），根據電源電流的變化，便可判斷發生閂鎖效應昀觸發電平，或用示波器記錄電源I-U特性。

    ·電信號觸發法

    對器件施加電源電壓10V，在被測端子上施加電壓或電流信號（輸入端接入適當邏輯電平，輸出端開路），用于模擬正常工作狀態下輸入／輸出端受電干擾信號時引起的觸發，根據這時電源電流的變化，便可判斷閂鎖發生時的電信號電平。

   ·掃描電鏡法

   這是利用掃描電鏡(SEM)的電子束感生電流(EBIC)像來對CMOS IC進行分析，可確定發生閂鎖的具體通路。

   當高能電子束入射到有PN結勢壘的半導體樣品上時，將產生大量電子一空穴對。在勢壘區兩邊的一個擴散長度內，產生的自由載流子能擴散到勢壘區。受內部自建場的作用，空穴被拉向P區，電子被拉向N區，從而在勢壘區兩邊產生電荷的積累和束感生電勢，將束感生電勢引出，經放大后調制顯像管亮度，便獲得電子束感生電勢像。若將PN結短路，就形成電子束感生電流像。

   用EBIC像測定閂鎖通路的原理如下：在被測電路電源端施加大于正常偏壓的適當電壓，這個電壓實際加在P阱和襯底之間，使其反向漏電增加，它還不足以觸發閂鎖，但卻可大大提高電路的閂鎖靈敏度。掃描電鏡工作時，高能電子束激發的EBIC與上述反向漏電流疊加，當其在P阱或襯底的寄生電阻上的壓降超過寄生三極管E-B緒正向導通電壓時，就會引起寄生晶體管導通，導致電路出現閂鎖。在閂鎖的通路中，電壓下降并有大電流通過，存在晶閘管效應的通路在EBIC像中呈現亮區，根據電路相應版圖便可確定發生閂鎖的具體部位。改變入射電子束能量或改變P阱與襯底間的注入電流，便可判斷電路內部各閂鎖結構的觸發靈敏度。