1,用基本RS觸發器組成一個無抖動的開關(或稱消除抖動開關)電路連接如圖⒛,4所示,FDC638P使用邏輯開關作為RD、sD端的控制輸入。

   2.測試雙D觸發器74IE74的邏輯功能

   測試瓦、瓦的復位、置位功能;觀察觸發器輸出狀態的更新是發生在CP脈沖的上升沿.

   表⒛1 D觸發器74“74邏輯功能實驗記錄

   圖20,準 Rs觸發器組成無抖動的開關

   3.測試JK觸發器CD4027的邏輯功能

   將JK觸發器的RD、SD、J、K端接邏輯開關插口,CLK端接單次脈沖源,Q、面端接到邏輯電平顯示插口,要求分別改變RD、SD、J、K端狀態時觀察輸出Q、Q端狀態,以及觸發器輸出更新狀態是發生在CLK脈沖的上升沿(個)還是下降沿(ψ)并記錄于表⒛.2中。