圖2.2是現代CMC)S器件剖面的示意圖。一般來說,水平方向的尺寸微縮幅度比垂直方向的幅度更大,PT4213這將導致溝槽(包含接觸孔)的深寬比(aspect mtio)也隨之提高,為避免溝 槽填充過程中產生空穴(void),溝槽的填充△藝技術也不斷發展。從圖中可見,集成電路芯片的制造過程中包含很多種填充技術上的挑戰,包括淺溝槽隔離、接觸孔和溝槽。根據填充材料的不同,填充工藝主要分為絕緣介質的填充技術和導電材料的填充技術。

   在大于0.8um的間隙中填充絕緣介質時,普遍采用等離子體增強化學氣相沉積(PlasmaEnhanced Chemical Vapor Deposition,PECVD);然而對于小于0.8um的間隙,用單步PECVD工藝填充問隙時會在其中部產生空穴。PECVD技 術加上沉積亥刂蝕一沉積工藝被用以填充0.5~0,8um的間隙,也就是說,在初始沉積完成部分填孔尚未發生夾斷時緊跟著進行刻蝕工藝以重新打開間隙人口,之后再次沉積以完成對

整個間隙的填充[5]。高密度等離子(High Density Plasn1a,HDP)化學氣相沉積技術△藝在同一個反應腔(chamber)中原位地進行沉積和刻蝕的工藝,通過控制間隙的拐角處沉積刻蝕比(depositionctch ratio),使得凈沉積速率接近零,從而提高其填充能力。該技術能夠適應深寬比在6:1左右的需求,并滿足90nm技術節點的需求。