刻蝕半導體硅材料層和部分埋入電介質層(BOX),
發布時間:2017/10/17 21:48:54 訪問次數:1645
我們發展了一種柵極將圓柱體溝道全部包圍的GAAC全新制作工藝。 TAP104K035SCS首先,在SOI襯底上對N型與P型溝道分別進行溝道離子注入摻雜,經光刻圖形化,刻蝕半導體硅材料層和部分埋入電介質層(BOX),形成半導體材料柱和電介質支撐柱;接下來,使用緩沖氧化物蝕刻劑(BOE)進行埋人電介質層橫向蝕刻工藝以選擇性地去除顯露的底切部分氧化物使電介質支撐柱的中段形成鏤空,形成接近立方體形狀的硅納米橋;經多次氧化與氧化物去除將其圓角化處理,最后在氫氣氛圍下進行高溫退火,形成圓柱體硅納米線橋;接下來,在襯底上沉積柵介質層及金屬層將中段鏤空處圓柱體硅納米線全部包裹;
經光刻,刻蝕金屬層形成金屬柵極;形成絕緣體介質側墻結構,對圓柱體硅納米線兩端的暴露部分進行與器件溝道摻雜類型相同的離子注人重摻雜,形成源區和漏區,最后源漏區形成鎳硅化物以降低接觸電阻。
無結全包圍圓柱形溝道柵晶體管,載流子由源極流經整個圓柱體半導體溝道體內流向漏極,避開了柵氧化層與半導體溝道界面的不完整性,載流子不易受到界面散射的影響,通常其低頻噪音比傳統MOSFET低五個數量級。在施加熱載流子應力后,器件表現出很低的ION退化,具有更高的使用壽命,這歸功于載流子流經納米線的中心以及鄰近漏極一側位置的電場峰值下降[72]。器件具備更高的性能和可靠性以及更強的按比例縮小能力。此外,無結圓柱體全包圍柵場效應晶體管與傳統的CMOS工藝兼容性較好且極大地簡化了器件制造工藝,適合于10nm及以下技術節點CMOS大規模集成電路的生產制造。
我們發展了一種柵極將圓柱體溝道全部包圍的GAAC全新制作工藝。 TAP104K035SCS首先,在SOI襯底上對N型與P型溝道分別進行溝道離子注入摻雜,經光刻圖形化,刻蝕半導體硅材料層和部分埋入電介質層(BOX),形成半導體材料柱和電介質支撐柱;接下來,使用緩沖氧化物蝕刻劑(BOE)進行埋人電介質層橫向蝕刻工藝以選擇性地去除顯露的底切部分氧化物使電介質支撐柱的中段形成鏤空,形成接近立方體形狀的硅納米橋;經多次氧化與氧化物去除將其圓角化處理,最后在氫氣氛圍下進行高溫退火,形成圓柱體硅納米線橋;接下來,在襯底上沉積柵介質層及金屬層將中段鏤空處圓柱體硅納米線全部包裹;
經光刻,刻蝕金屬層形成金屬柵極;形成絕緣體介質側墻結構,對圓柱體硅納米線兩端的暴露部分進行與器件溝道摻雜類型相同的離子注人重摻雜,形成源區和漏區,最后源漏區形成鎳硅化物以降低接觸電阻。
無結全包圍圓柱形溝道柵晶體管,載流子由源極流經整個圓柱體半導體溝道體內流向漏極,避開了柵氧化層與半導體溝道界面的不完整性,載流子不易受到界面散射的影響,通常其低頻噪音比傳統MOSFET低五個數量級。在施加熱載流子應力后,器件表現出很低的ION退化,具有更高的使用壽命,這歸功于載流子流經納米線的中心以及鄰近漏極一側位置的電場峰值下降[72]。器件具備更高的性能和可靠性以及更強的按比例縮小能力。此外,無結圓柱體全包圍柵場效應晶體管與傳統的CMOS工藝兼容性較好且極大地簡化了器件制造工藝,適合于10nm及以下技術節點CMOS大規模集成電路的生產制造。
上一篇:電介質薄膜沉積工藝