波形存儲器在這里也叫正弦查找表，ROM中存儲的數據都是以相位為地址的，K4H511638FLCCC每一個相位地址所對應的數據是二進制表示的正弦波幅值，用相位累加器輸出的數據作為波形存儲器的相位取樣地址，這樣就可以把存儲在波形存儲器內的波形抽樣值（二進制編碼）經查找表查出，完成相位到幅值的轉換。如果對正弦信號的一個周期抽樣2”個樣值，并將2”個樣值的幅值量化為m位的二進制數據，則此時的波形存儲器的容量也應為2”xm，表明存儲器有2”個存儲單元，每個存儲單元中存放m位的二進制信息。

   本設計中的ROM表是基于FPGA的硬件資源設計的，如果把正弦波一個周期0～2 7c的相位分為2”等分，全部作為地址存入ROM表中，則隨著相位累加器位數，2的增加，所需要的FPGA硬件資源也會呈2的冪次方形式增長，通常DDS中相位累加器的位數”比較大，這將大大降低FPGA的資源利用率，這樣電路的成本將會提高，而功耗變大、查找速度慢等問題也將隨之產生。為了解決這個問題，通常會采用截取相位累加器輸出的高A位作為ROM表的尋址地址，但這樣也就同時引入了相位截斷誤差。