串行接口:AD7896采用三線接口方式向外輸出轉換結果:串行時鐘輸入(sCLK)、串行數據輸出(sDATA)和轉換狀態輸出①UsY)。它可以與多種微控制器、DsP、HZICCX1084T2520G移位寄存器等直接相連。AD78%的數據輸出操作時序圖如圖45,13所示。時鐘源有串行時鐘(sCLK)端提供,在sCLK的下降沿后輸出串行數據,上升沿數據輸出有效,下一個sCLK的下降沿此位數據變為無效。這種從上升沿到下降沿之間數據輸出有效的操作方式具有很大的靈活性。

   圖4513 數據輸出時序圖

   由圖4,5.13可知,輸出12位轉換數據需要16個串行時鐘脈沖。起始4個脈沖輸出前導零,以后讀出來的依次是最高位(DB11),次高位①B10),……,最后的第16個時鐘脈沖輸出轉換數據的最低位(DB0)。16個時鐘脈沖后,SDATA輸出高阻。此后sCLK應保持低電平,直到下一

次讀周期開始。sCLK端在16個時鐘輸入后不應有額外時鐘輸入,否則AD7896將輸出復位后輸出寄存器的內容,SDATA不再是高阻。即使在串行輸入時鐘結束后,sDATA端仍不能恢復高阻,但不會影響下一次轉換操作,因為CoNVsT下降沿將復位輸出結果寄存器,準備下一次轉換操作。但要正確復位輸出寄存器,在Cα踽廠sT下降沿產生過程中,sCLK端必須保持低電平。輸出轉換結果數據并不要求串行時鐘一定是連續的,整個16位數據(包括4位前導零)可分成字節方式輸出,但要求2字節之間sCLK端應保持低電平。

   AD7896是通過對時鐘沿的計數決定將輸出寄存器中哪一位數據放在sDATA端上。為同步見,以CONVsT下降沿復位串行時鐘計數器,當然,SCLK端此時應保持低電平。所以取轉換數據時,不應有COblVsT下降沿輸入。