在模擬電路地與數字電路地之間用單點直接連接的方式
發布時間:2019/1/13 20:00:53 訪問次數:3457
按照以上的分析及測試結果,在模擬電路地與數字電路地之間用單點直接連接的方式。如果還能按如圖6.44所示那樣增加接地點,將進一步提高該產品的EMC性能。KA2902DTF
【思考與啟示】
(1)磁珠通常推薦使用在電源或信號線上來增強去耦效果,在地之間使用時一定要小心(也許某些場合可以使用),特別是有像靜電放電干擾電流或EFT/B干擾電流流過時。
(2)被隔離的地之間也要考慮地電位平衡。
(3)本案例引出一個疑問,既然數字地和模擬地之間阻抗上產生的壓降會出現類似本案例那樣的EMC問題,那么為何不采用一種地平面的方式呢?ADC、DAC等既是模擬器件又是數字器件,那么連到哪一個接地平面更合適呢?答案是,假如把模擬地和數字地不在PCB上進行區分,模擬地的地引腳都連到數字接地平面上,那么在本案例的構架設計中,模擬輸人信號將有數字噪聲疊加上去。原因是,有一部分數字地噪聲將流向模擬地。假如把模擬地和數字地的引腳連起來并接到模擬接地平面上會稍微好一點,原因是把幾百毫伏不可
靠的信號加到數字接口明顯地好于把同樣不可靠的信號加到模擬輸入端c對于10V輸人的16位ADC,其最低位信號僅為150uⅤ。在數字地引腳上的數字地電流實際上不可能比這更壞,否則它們將使ADC內部的模擬部分首先失效。假如在ADC電源引腳到模擬接地平面之間接一種高質量高頻陶瓷電容器(0.1uF)來旁路高頻噪聲,將把這些電流隔離到集成電路周圍非常小的范圍,并且將其對系統其余部分的影響減到最低。雖然模擬信號也會影響數字電路,使數字噪聲容限減少,但是如果低于幾百毫伏,則對于T⒒和CMOS邏輯通常是可以接受的。但是要注意數字信號回流平面的完整性(通常在這種情況下,數字信號回流平面已經不完整了)。
(4)類似ADC、DAC的數/模混合器件,對模擬電源和數字電源的要求是怎么樣的?究竟是采用獨立的模擬電源和數字電源,還是用相同的電源呢?答案是可以使用相同的電源,但是數字電源的去耦一定要做好,如在器件每個電源引腳上用0.1uF陶瓷電容適當去耦,并用一個鐵氧體環把模擬電源和數字電源進一步隔離,這比地的連接更重要c圖6。笱示出的是一種正確的接法。更為保險的辦法當然是使用單獨的電源。(模擬混合電路的進一步分析見案例73)。
按照以上的分析及測試結果,在模擬電路地與數字電路地之間用單點直接連接的方式。如果還能按如圖6.44所示那樣增加接地點,將進一步提高該產品的EMC性能。KA2902DTF
【思考與啟示】
(1)磁珠通常推薦使用在電源或信號線上來增強去耦效果,在地之間使用時一定要小心(也許某些場合可以使用),特別是有像靜電放電干擾電流或EFT/B干擾電流流過時。
(2)被隔離的地之間也要考慮地電位平衡。
(3)本案例引出一個疑問,既然數字地和模擬地之間阻抗上產生的壓降會出現類似本案例那樣的EMC問題,那么為何不采用一種地平面的方式呢?ADC、DAC等既是模擬器件又是數字器件,那么連到哪一個接地平面更合適呢?答案是,假如把模擬地和數字地不在PCB上進行區分,模擬地的地引腳都連到數字接地平面上,那么在本案例的構架設計中,模擬輸人信號將有數字噪聲疊加上去。原因是,有一部分數字地噪聲將流向模擬地。假如把模擬地和數字地的引腳連起來并接到模擬接地平面上會稍微好一點,原因是把幾百毫伏不可
靠的信號加到數字接口明顯地好于把同樣不可靠的信號加到模擬輸入端c對于10V輸人的16位ADC,其最低位信號僅為150uⅤ。在數字地引腳上的數字地電流實際上不可能比這更壞,否則它們將使ADC內部的模擬部分首先失效。假如在ADC電源引腳到模擬接地平面之間接一種高質量高頻陶瓷電容器(0.1uF)來旁路高頻噪聲,將把這些電流隔離到集成電路周圍非常小的范圍,并且將其對系統其余部分的影響減到最低。雖然模擬信號也會影響數字電路,使數字噪聲容限減少,但是如果低于幾百毫伏,則對于T⒒和CMOS邏輯通常是可以接受的。但是要注意數字信號回流平面的完整性(通常在這種情況下,數字信號回流平面已經不完整了)。
(4)類似ADC、DAC的數/模混合器件,對模擬電源和數字電源的要求是怎么樣的?究竟是采用獨立的模擬電源和數字電源,還是用相同的電源呢?答案是可以使用相同的電源,但是數字電源的去耦一定要做好,如在器件每個電源引腳上用0.1uF陶瓷電容適當去耦,并用一個鐵氧體環把模擬電源和數字電源進一步隔離,這比地的連接更重要c圖6。笱示出的是一種正確的接法。更為保險的辦法當然是使用單獨的電源。(模擬混合電路的進一步分析見案例73)。