針對高速接口的測試策略

   被測CPU集成了PαE、DDR4以及USB30等高速接口,最高速率達12.5Gbps,若將這些接口直接連到ATE的測試通道進行測試,則面臨兩個問題: A1205S-1W

   (1)為了進行接口全速功能測試,必須升級測試通道板卡,耗資昂貴,成本太高;

   (2)各個高速接口的工作方式為異步方式,不能與ATE的主時鐘同步,從而導致調試困難。

   根據上述分析,本測試采取外圍系統與ATE相結合的方式進行應對,即在測試負載板上對各個接口輔助于Goldcn Dcvisc的方式進行測試,整個Goldcn Dcvisc系統的控制可以使用一個FPGA進行控制,FPGA也負責把測試結果傳送給ATE,這既解決了高速接口全速功能測試的問題,也克服了高速接口異步工作不能與ATE主時鐘同步的問題。另外,提前規劃測試方案,采用可測性設計,除低測試復雜度,提破解測試高速、高精度困境的根本之路。

   2)測試負載板設計與制作

   大規模復雜、高速數字集成電路測試負載板的設計制作不僅需要豐富的高速數字電路設計經驗,也需要對目標ATE的硬件特性有足夠的了解,并輔助以豐富的仿真驗證手段。