直式RF連接器的電性能比彎式的好
發布時間:2020/8/21 21:22:20 訪問次數:1805
Protel DXP在輸出Capture DSN文件的時候，沒有輸出封裝信息，在Capture中我們會看到所以元件的PCB Footprint屬性都是空的。這就需要我們手工為元件添加封裝信息，這也是整個轉化過程中最耗時的工作。在添加封裝信息時要注意保持與Protel PCB設計中的封裝一致性，以及Cadence在封裝命名上的限制。一個電阻，在Protel中的封裝為AXIAL0.4，在后面介紹的封裝庫的轉化中，將被修改為AXIAL04，這是由于Cadence不允許封裝名中出現“.”;再比如DB9接插件的封裝在Protel中為DB9RA/F，將會被改為DB9RAF。我們在Capture中給元件添加封裝信息時，要考慮到這些命名的改變。
一些器件的隱藏管腳或管腳號在轉化過程中會丟失，需要在Capture中使用庫編輯的方法添加上來。通常易丟失管腳號的器件時電阻電容等離散器件。
模塊之間連接的總線需要在Capture中命名。即使在Protel中已經在父設計中對這樣的總線命名了，還是要在Capture中重新來過，以確保連接。
射頻連接器的選用
選定的RF連接器要符合實際使用的頻率范圍。
通常情況下，直式RF連接器的電性能比彎式的要好，可以根據實際使用情況來選用。
選定的RF連接器要有較小的駐波比。
選定的RF連接器要有較小的插入損耗。
選定的RF連接器要與配接的RF連接器或電纜的阻抗匹配。
螺紋RF連接器的EMC比任何卡口式、推拉式RF連接器要好。
有IM要求時，要考慮RF連接器的材料及鍍層。
通用RF連接器滿足要求時，不選用高性能RF連接器。
對于一個封裝中有多個部分的器件，要注意修改其位號。例如一個74ls00，在protel中使用其中的兩個門，位號為U8A，U8B。這樣的信息在轉化中會丟失，需要重新添加。
基本上注意到上述幾點，借助Protel DXP，我們就可以將Protel的原理圖轉化到Capture中。進一步推廣，這也為現有的Protel原理圖符號庫轉化到Capture提供了一個途徑。
Protel 封裝庫的轉化,長期使用Protel作PCB設計，我們總會積累一個龐大的經過實踐檢驗的Protel封裝庫，當設計平臺轉換時，如何保留這個封裝庫總是令人頭痛。這里，我們將使用Orcad Layout，和免費的Cadence工具Layout2allegro來完成這項工作。
在Protel中將PCB封裝放置到一張空的PCB中，并將這個PCB文件用Protel PCB 2.8 ASCII的格式輸出出來;
使用Orcad Layout導入這個Protel PCB 2.8 ASCII文件;
使用Layout2allegro將生成的Layout MAX文件轉化為Allegro的BRD文件;
我們使用Allegro的Export功能將封裝庫，焊盤庫輸出出來，就完成了Protel封裝庫到Allegro轉化。
(素材來源：21ic.如涉版權請聯系刪除。特別感謝）
Protel DXP在輸出Capture DSN文件的時候，沒有輸出封裝信息，在Capture中我們會看到所以元件的PCB Footprint屬性都是空的。這就需要我們手工為元件添加封裝信息，這也是整個轉化過程中最耗時的工作。在添加封裝信息時要注意保持與Protel PCB設計中的封裝一致性，以及Cadence在封裝命名上的限制。一個電阻，在Protel中的封裝為AXIAL0.4，在后面介紹的封裝庫的轉化中，將被修改為AXIAL04，這是由于Cadence不允許封裝名中出現“.”;再比如DB9接插件的封裝在Protel中為DB9RA/F，將會被改為DB9RAF。我們在Capture中給元件添加封裝信息時，要考慮到這些命名的改變。
一些器件的隱藏管腳或管腳號在轉化過程中會丟失，需要在Capture中使用庫編輯的方法添加上來。通常易丟失管腳號的器件時電阻電容等離散器件。
模塊之間連接的總線需要在Capture中命名。即使在Protel中已經在父設計中對這樣的總線命名了，還是要在Capture中重新來過，以確保連接。
射頻連接器的選用
選定的RF連接器要符合實際使用的頻率范圍。
通常情況下，直式RF連接器的電性能比彎式的要好，可以根據實際使用情況來選用。
選定的RF連接器要有較小的駐波比。
選定的RF連接器要有較小的插入損耗。
選定的RF連接器要與配接的RF連接器或電纜的阻抗匹配。
螺紋RF連接器的EMC比任何卡口式、推拉式RF連接器要好。
有IM要求時，要考慮RF連接器的材料及鍍層。
通用RF連接器滿足要求時，不選用高性能RF連接器。
對于一個封裝中有多個部分的器件，要注意修改其位號。例如一個74ls00，在protel中使用其中的兩個門，位號為U8A，U8B。這樣的信息在轉化中會丟失，需要重新添加。
基本上注意到上述幾點，借助Protel DXP，我們就可以將Protel的原理圖轉化到Capture中。進一步推廣，這也為現有的Protel原理圖符號庫轉化到Capture提供了一個途徑。
Protel 封裝庫的轉化,長期使用Protel作PCB設計，我們總會積累一個龐大的經過實踐檢驗的Protel封裝庫，當設計平臺轉換時，如何保留這個封裝庫總是令人頭痛。這里，我們將使用Orcad Layout，和免費的Cadence工具Layout2allegro來完成這項工作。
在Protel中將PCB封裝放置到一張空的PCB中，并將這個PCB文件用Protel PCB 2.8 ASCII的格式輸出出來;
使用Orcad Layout導入這個Protel PCB 2.8 ASCII文件;
使用Layout2allegro將生成的Layout MAX文件轉化為Allegro的BRD文件;
我們使用Allegro的Export功能將封裝庫，焊盤庫輸出出來，就完成了Protel封裝庫到Allegro轉化。
(素材來源：21ic.如涉版權請聯系刪除。特別感謝）
上一篇：電源去耦和熱設計承受能力
上一篇：模數和數模轉換信號路徑的性能
相關技術資料- 11-23模擬和混合信號平臺Treo詳情
- 11-23PXI和LXI模塊化解決方案解讀
- 11-23AN-13-0004_CAN收發器結構參數特點應用設計
- 11-23屏蔽柵槽溝技術 (SGT)主要特性及功能應用
- 11-23第一代SGT MOSFET系列技術結構參數封裝
- 11-23全球首顆GSE DPU芯片發布
- 11-22新一代5G-A模組RG650V-NA結構技術參數應用及需求分析
- 11-22電池儲能系統 (BESS)結構設計及解決方案
- 11-22全新高脈沖制動電阻系列參數技術應用設計
- 11-22Telcordia GR-468 CORE測試應用全
- 11-22DSP（數字信號處理器）系列介紹
- 11-22AI ISP的技術優勢和市場發展趨勢
公網安備44030402000607
