基于大數據挖掘和人工智能算法的先進時序分析和優化引擎，可以快速處理海量設計數據，支持AOCV/POCV/SBOCV等條件，基于時序路徑分析，提供更加準確的時序信息和優化方案;先進的物理分析引擎，支持先進工藝下的物理約束，更好的處理布線擁擠問題，可以針對復雜層次化設計中邏輯管腳上的時序違反進行優化。

強大的時序檢查及交互式ECO功能，幫助用戶快速修復最后階段的hot-path。卓越的圖形用戶界面設計，強調用戶體驗，方便瀏覽版圖和檢查時序路徑，完成交互式ECO的操作，并獲得所見即所得的可視化結果報告。

通過集成Innovus™ 設計實現系統，設計師可以在流程的不同階段運行Pegasus驗證系統并執行各項檢查，主要包括：簽核DRC和多重曝光分解;執行色彩平衡校驗以提升良率;填充時序感知金屬以減少時序收斂迭代;工程設計更改(ECO)期間的增量DRC和金屬填充以縮短周轉時間;以及全芯片DRC。

全新時序優化解決方案ICExplorer-XTop 和SPICE級別快速準確Silicon-aware Timing Sign-off解決方案ICExplorer-XTime。上述方案可有效提升SOC設計效率，使芯片在性能、功耗與面積上取得最佳表現并顯著提升成品率。

基于FPGA的新一代原型驗證平臺，業界領先的Cadence 驗證套件家族新成員

設計初始啟動時間平均縮短 80%

Protium S1與Palladium Z1企業級仿真平臺前端流程一致，容易實施和快速啟動

支持的設計規模較上一代產品提高6倍

全新基于FPGA的Protium™ S1原型驗證平臺。借由創新的實現算法，平臺可顯著提高工程生產效率。Protium S1與Cadence® Palladium® Z1企業級仿真平臺前端一致，初始設計啟動速度較傳統FPGA原型平臺提升80%。Protium S1采用Xilinx® Virtex™ UltraScale™ FPGA技術，設計容量比上一代平臺提升6倍，性能提高2倍。產品正式發布之前，Protium S1已被網絡、消費者類和存儲類市場多家廠商先期采用。