電路圖芯片的精度和DRCInFO封裝信號的完整性
發布時間:2020/12/5 17:46:36 訪問次數:574
將用于設計的 Xpedition Enterprise 平臺與用于分析和驗證的 HyperLynx 工具套件以及業內領先的 Calibre 平臺相集成,為設計人員實施 InFO 設計帶來眾多優勢:
Xpedition 生成 InFO 版圖,滿足 TSMC 設計規則要求;
InFO 特定的精簡化設計內制造驗證采用 HyperLynx DRC 來加速收斂,縮短設計階段的 DRC 迭代次數;
Calibre DRC、LVS 和 3DSTACK 解決方案提供 Sign-off 級芯片、InFO 封裝 DRC 以及版圖與電路圖 (LVS) 芯片間連接驗證,確保獲得 TSMC 所需的精度和完全沒有 DRC 錯誤的 GDS,提高一次性成功率;
標準包裝:1,500類別:電容器家庭:鋁電容器系列:AVS包裝:散裝電容:47μF容差:±20%額定電壓:16VESR(等效串聯電阻):5.6 歐姆不同溫度時的使用壽命:85°C 時為 2000 小時工作溫度:-40°C ~ 85°C類型:-應用:通用紋波電流:70mA阻抗:-引線間距:-大小/尺寸:0.248" 直徑(6.30mm)高度 - 安裝(最大值):0.213"(5.40mm)表面貼裝焊盤尺寸:0.260" 長 x 0.260" 寬(6.60mm x 6.60mm)安裝類型:表面貼裝封裝/外殼:徑向,Can - SMD
Calibre 工具的直接突出顯示和交互顯示功能融入到封裝設計平臺結果中,縮短了晶圓代工廠準備進行 Sign-off 的時間;
集成到熱分析以及具有熱感知的版圖后仿真流程能盡早發現潛在的熱問題;
系統級信號路徑追蹤、提取、仿真以及網絡列表導出可確保整個 InFO 封裝信號的完整性。
Mentor Graphics 的 Xpedition Enterprise 平臺是被廣泛采用的、面向 PCB、IC 封裝以及多板系統級設計的設計流程,包括架構創作、實施、制造執行等階段。
(素材來源:eccn和ttic.如涉版權請聯系刪除。特別感謝)
將用于設計的 Xpedition Enterprise 平臺與用于分析和驗證的 HyperLynx 工具套件以及業內領先的 Calibre 平臺相集成,為設計人員實施 InFO 設計帶來眾多優勢:
Xpedition 生成 InFO 版圖,滿足 TSMC 設計規則要求;
InFO 特定的精簡化設計內制造驗證采用 HyperLynx DRC 來加速收斂,縮短設計階段的 DRC 迭代次數;
Calibre DRC、LVS 和 3DSTACK 解決方案提供 Sign-off 級芯片、InFO 封裝 DRC 以及版圖與電路圖 (LVS) 芯片間連接驗證,確保獲得 TSMC 所需的精度和完全沒有 DRC 錯誤的 GDS,提高一次性成功率;
標準包裝:1,500類別:電容器家庭:鋁電容器系列:AVS包裝:散裝電容:47μF容差:±20%額定電壓:16VESR(等效串聯電阻):5.6 歐姆不同溫度時的使用壽命:85°C 時為 2000 小時工作溫度:-40°C ~ 85°C類型:-應用:通用紋波電流:70mA阻抗:-引線間距:-大小/尺寸:0.248" 直徑(6.30mm)高度 - 安裝(最大值):0.213"(5.40mm)表面貼裝焊盤尺寸:0.260" 長 x 0.260" 寬(6.60mm x 6.60mm)安裝類型:表面貼裝封裝/外殼:徑向,Can - SMD
Calibre 工具的直接突出顯示和交互顯示功能融入到封裝設計平臺結果中,縮短了晶圓代工廠準備進行 Sign-off 的時間;
集成到熱分析以及具有熱感知的版圖后仿真流程能盡早發現潛在的熱問題;
系統級信號路徑追蹤、提取、仿真以及網絡列表導出可確保整個 InFO 封裝信號的完整性。
Mentor Graphics 的 Xpedition Enterprise 平臺是被廣泛采用的、面向 PCB、IC 封裝以及多板系統級設計的設計流程,包括架構創作、實施、制造執行等階段。
(素材來源:eccn和ttic.如涉版權請聯系刪除。特別感謝)