PHY和開關導致的延遲，前提是假設接收緩沖器分析是以目標地址為基礎，且假設采用100 Mbps網絡。表1.PHY和開關延遲延遲元素組件時間PHY接收ADIN1200248 nsPHY發送ADIN120052 ns開關前導和目標fido50001120 ns（100 Mbps時，14字節）開關MAC、排隊和接收器fido5000330 ns，將這些延遲計入多達7個軸的線路網絡，并將總有效載荷計入最終節點.

其中58 × 80 ns表示前導和目標地址字節被讀取后，余下的58字節有效載荷。

這項計算假設網絡中沒有其他流量，或者網絡能夠優先訪問時間敏感型流量。它在某種程度上依賴協議，根據具體使用的工業以太網協議，計算得出的值會存在微小差異。

標準包裝：1類別：連接器，互連器件家庭：卡邊緣連接器 - 邊緣板連接器系列：-包裝：托盤卡類型：非指定 - 雙邊公母：母頭位/盤/排數：8針腳數：16卡厚度：0.062"（1.57mm）排數：2間距：0.156"（3.96mm）特性：-安裝類型：通孔端接：焊接觸頭材料：銅鈹觸頭鍍層：金觸頭鍍層厚度：10μin（0.25μm）觸頭類型：全波紋管顏色：綠法蘭特性：頂部安裝開口，螺紋插件，4-40材料 - 絕緣：聚苯硫醚（PPS）工作溫度：-65°C ~ 150°C讀數：單路

電容器不能持久的保持儲存的電荷，所以內存需要不斷定時刷新，才能保持暫存的數據。電容器可以由電流來充電,當然這個電流是有一定限制的，否則會把電容擊穿。同時電容的充放電需要一定的時間，雖然對于內存基本單位中的電容這個時間很短，只有大約0.2-0.18微秒，但是這個期間內存是不能執行存取操作的。

內存至少要每64ms刷新一次，這也就意味著內存有1%的時間要用來刷新。內存的自動刷新對于內存廠商來說不是一個難題，而關鍵在于當對內存單元進行讀取操作時保持內存的內容不變,所以DRAM單元每次讀取操作之后都要進行刷新：執行一次回寫操作，因為讀取操作也會破壞內存中的電荷，也就是說對于內存中存儲的數據是具有破壞性的。

(素材來源：eccn和ttic.如涉版權請聯系刪除。特別感謝）