常規CMOS晶體管,從源區至溝道和漏區由兩個背靠背的PN結組成,溝道摻雜類型與其漏極與源極相反。

通常需要將一個摻雜濃度為1×1019cm3的N型半導體在幾納米范圍內轉變為濃度為1×101:cm3的P型半導體,采用這樣超陡峭摻雜濃度梯度是為了避免源漏穿通造成漏電。而這樣設計的器件將嚴重限制器件工藝的熱預算。

由于摻雜原子的統計分布以及在一定溫度下摻雜原子擴散的自然屬性,在納米尺度范圍內制作這樣超陡峭的PN結變得極困難,造成晶體管閾值電壓下降,漏電嚴重,甚至無法關閉。

從130nm采用的氮化硅到90/65/45nm以后采用的摻氮的碳化硅(NDC),材料的虍值從7.5到小于5.3。

新的材料可能要求采用新的沉積方法。例如高乃的柵極介質,目前主要采用原子層沉積(ALD)的方法,不僅可以更為精確地控制薄膜的厚度,而且沉積溫度低,填充能力好,薄膜內的俘獲電荷少。

在淺槽隔離(STI)和層間電介質(ILD)的沉積,雖然都是沉積氧化硅,但在45nm以后,對填充能力、等離子損傷的要求越來越高,高密度等離子體CVD(HDP CVD)的方法已經不能滿足要求,基于熱反應的亞常壓CVD(SACVD)已逐漸取代HDP CVD而成為主流。

氮化硅薄膜可以通過化學氣相沉積和原子層沉積法的方法獲得,化學氣相沉積法一般有低壓化學氣相沉積氧化工藝、增強等離子體化學氣相層積等, 常見的機器有多片垂直氮化沉積爐管(TEI'或KE)、單片腔體式的沉積機器(應用材料公司)和原子層沉積機器(KE)。但原子層沉積法獲得的氮化膜使用比較少。

在熱氧化工藝中,主要使用的氧源是氣體氧氣、水等,而硅源則是單晶硅襯底或多晶硅、非晶硅等。

這個特性決定了熱氧化工藝只能應用在側墻工藝形成之前的氧化硅薄膜中。同時熱氧化工藝的氧化速率受晶相(111)100)、雜質含量、水汽、氯含量等影響,它們都使得氧化速率變快.

深圳市慈安科技有限公司http://cakj.51dzw.com