據Gartner Dataquest在去年美國DAC(設計自動化年會)期間公布的數據，每年采用ASIC開始進行設計的數量在逐年下降，取而代之的是ASSP（特殊應用標準產品），如圖1。

圖1：采用ASIC開始設計的比例在下降。
由于深亞微米（DSM）制程以后，ASIC的開發成本不斷上升，因此標準產品中的FPGA是理想的選擇之一（如圖2）。FPGA的應用領域不斷擴大，未來，消費電子（例如HDTV、無線路由器）和汽車電子是所有應用中成長最快的（如圖3）。

 

圖2： FPGA正成為熱門

圖3：FPGA的應用領域
人們期盼著FPGA的成本更低，功耗更低，這樣，人們將能夠用FPGA進行最高性能的設計。
但FPGA的設計非常復雜，器件的密度越來越高，現在已達到90nm/400萬的ASIC門，設計閉合問題也日益突出，時序主宰了物理效應，功耗要求日益苛刻，這些問題都在挑戰著FPGA的開發工具。
傳統的調試方法無法運作了，現在還要集成更多的IP（知識產權），因此要借助專門的開發工具。
Synplicity：規模最大，綜合為特色
Dataquest的報告統計，世界第五大EDA工具供應商Synplicity占據了FPGA工具市場半壁江山，達到58%市場份額。
ASIC綜合部高級行銷總監John Gallagher談到Synplicity最新發布了Synplify Pro 8.0 FPGA綜合工具，稱新工具能緊密集成第三方形式驗證、布局布線及調試產品，在運行時間和結果質量上均有改進。
該工具包含形式驗證流程，工具軟件輸出一個驗證接口文件(VIF)，用于面向Altera和Xilinx器件的形式驗證流程。Synplify Pro內還集成了Identify FPGA源代碼調試器，并具有雙寫入RAM支持功能，可針對用戶的目標FPGA器件選擇正確的RAM實現。8.0版本還包括對新器件的支持，如Actel新推出的ProASIC3 FPGA和Altera的HardCopy II家族結構化ASIC。
Altium：System-On-FPGA方案
澳大利亞的Altium 公司Nexar 2004產品是一個全面的、獨立于FPGA供應商的電子設計解決方案。它將原理圖輸入、硬件語言、預綜合的IP元件、基于C和匯編的嵌入式軟件開發工具、可重新配置的的硬件平臺無縫地集成在同一環境中，利用板級設計方法在FPGA上實現完整的基于處理器的數字系統。
系統采用的基于交互式設計、調試的LiveDesign開發模式，使工程師擺脫了對HDL和系統級仿真的依賴，開發過程更加快捷、簡單。同時，系統提供豐富的拿來即用、預綜合的IP CORE（含處理器內核），使基于原理圖的FPGA設計變得非常高效并具有良好的可移植性。此外，可重新配置的硬件平臺NanoBoard是業界第一塊基于FPGA的、支持LiveDesign開發模式的開發板，它能夠無風險地進行芯片級系統集成、軟硬件并行設計和調試。
Altium 公司的FPGA設計工具的特點：
·全集成的FPGA（嵌入式/非嵌入式系統）環境。從輸入到上板調試的全過程集成在同一環境中；成熟即用的MCU CORE及其編譯、調試環境也無縫地被集成進來。
·通用的開發平臺。適用于各主流FPGA廠家各系列芯片，軟件可移值性好，是通用的FPGA開發平臺。
·板級的設計方法。基于原理圖的板級設計方法具有良好的直觀性，但也保留了硬件語言的簡便性。免費、豐富的通用CORE、8位-32位的MCU CORE及常用外設CORE使設計更加簡捷；
·通用調試板。可解決復雜FPGA系統的仿真速度問題，實時驗證的通用調試板無需制作專用測試板，省時省力省錢；

·LiveDesign的設計理念。通用調試板和虛擬儀器構成個人電子實驗室，設計+實時驗證的方式大大提高了效率和可靠性。對于嵌入式系統，真正的軟、硬件的協同設計、調試更是工程師夢寐以求的目標。

·與Protel 2004的完美結合。無縫地與Protel 2004（低價位的板級設計工具，也是Altium公司的產品。）集成后，具有PCB板全局布線效率和效果。 
Altium 公司上海代表處的曲剛總經理表示：“作為新一代的低成本、高效能的復雜數字系統設計平臺，Nexar 2004將把FPGA可重復編程的優點拓展到更廣泛的產品應用中。”
Cadence：致力于驗證
Cadence 公司FPGA全芯片驗證可在芯片組裝上板前發現各種錯誤，從而縮短開發時間。當前，由于先進的FPGA芯片具有高度的復雜性，使得用儀表探針在電路板上對芯片進行調試的傳統做法變得日益困難
。Incisive一體化仿真器（Incisive Unified Simulator）借助功能強大的斷言和SimVision工具，可使設計人員在仿真器中發現潛在的時序錯誤和功能性錯誤。
同時，Cadence公司與PFGA芯片廠商緊密合作，確保了Incisive一體化仿真器與FPGA設計套件間高度的集成性。這種合作關系縮短了FPGA的設計周期。
Cadence北方及西南地區技術經理賴志廣先生總結了其優點：
·提供終極的基于模擬的速度和效率；
·通過內生事務級的模擬，RTL性能提高100倍；