射頻工程師通常使用矢量網絡分析儀（vna）測量射頻元器件的s參數，以便對其特性進行表征并進行后續設計。他們在測量過程中遇到的一個問題是，這些元器件往往是表貼封裝的，不能直接與vna連接。工程師通常會制作簡單的pcb測試夾具來對被測件（dut）進行表面貼裝，建立被測件與vna的連接。但是，這樣的測試夾具本身會給s參數測量帶來寄生效應，必須通過一個稱為去嵌入的過程來去除這種效應。

　　本文描述了一個實用的去嵌入過程，它不需建立連接dut輸入和輸出饋線的等效電路模型，也不要求輸入饋線和輸出饋線對稱。只需要有一個能夠完成s參數和s-y-z矩陣轉換的簡易線性仿真器即可。本例使用了agilent eesof eda開發的genesys虛擬網絡分析儀軟件，并給出了使用該軟件過程的截屏。

　　去嵌入的步驟

　　去嵌入可以分為以下五個步驟

　　①制作三個pcb夾具，分別為開路、短路和連接dut三種配置。

　　②使用網絡分析儀測量開路、短路和連接dut三種配置的s參數。

　　③通過減去使用短路夾具測試得到的z參數，從而在嵌入dut和開路夾具中去除串聯寄生效應。

　　④通過減去上一步操作得到的開路夾具的y參數，從而去除嵌入dut的并聯寄生效應。

　　⑤把第四步的y因數轉換為s參數，獲得實際的dut特征值。

　　genesys虛擬網絡分析儀軟件可以非常方便地自動執行上述步驟。下面將詳細描述這些步驟。此處使用較粗的低阻抗傳輸線作為dut，以描述去嵌入前后的結果。

　　第一步：制作三個pcb夾具，分別為開路、短路和連接dut的配置

　　制作三個pcb夾具，開始進行去嵌入。圖2為連接dut的pcb。

　　開路夾具是未安裝dut且只有傳輸線與輸入端和輸出端相連的pcb。此夾具具有串聯和并聯的寄生效應。

　　短路夾具是在開路夾具的基礎上，通過鉆出一排接地過孔，將連接dut輸入和輸出參考面的傳輸線兩端短路而制成的。接地過孔造成的短路將會去除并聯寄生效應，只剩下串聯寄生效應。

　　第二步：測量開路、短路和連接dut的夾具的s參數

　　使用經過適當校準后的vna測量3個夾具的s參數，并將結果保存為“open_data”、“short_data”和“dut_data”。通過在史密斯圓圖上顯示它們的s參數，來驗證短路和開路測量的質量。

　　s參數位于史密斯圓圖右側的開路區域。此圖顯示了開路夾具中的并聯電容寄生效應。

圖7顯示了去嵌入之前的dut（在本例中為一段粗傳輸線）響應。

　　第三步：減去短路夾具的z參數，以去除dut和開路夾具的串聯寄生效應

　　通過減去z參數，我們可以從連接dut的夾具和開路夾具中去除短路夾具的串聯寄生效應。

　　首先在genesys軟件的公式編輯器中，使用第7、12和18行命令將測得的“open（開路）”、“short（短路）”和“dut（連接dut）”的s參數轉換成z參數。也可以通過別的方式進行相同的矩陣轉換運算，但是這種方法要方便得多。

　　我們現在可以執行減法運算，去除“dut”和“open”測量中的串聯寄生效應。
第四步：減去第3步中的開路夾具的y參數，從而去除dut的并聯寄生效應

　　現在可以通過減去y參數來去除并聯寄生效應。如圖8所示，使用第24和27行命令分別將第3步中的“dut”和“open”的z參數轉換成y參數；使用第23行命令從dut中減去“open”的y參數所代表的并聯寄生效應。

　　第五步：把第4步中的y參數轉換為s參數，從而獲得實際的dut特征

　　去嵌入的最后一步是使用圖8所示的第36行命令，將最終獲得的dut的y參數轉換回s參數。

　　為了驗證這些去嵌入步驟是否正確無誤，我們在史密斯圓圖上對仿真的dut參數與通過上述步驟獲得的去嵌入s參數進行了比較。

　　比較結果表明，去嵌入結果是正確的。請注意，得出的史密斯圓圖與僅對dut（粗傳輸線）進行仿真的結果完全匹配。

　　總結

　　本文描述和驗證的去嵌入技術是一種非常實用的方法。采用它，工程師可以把元器件焊到pcb上，并使用vna和簡易的自制測試夾具獲得精確的測量結果。為了保證良好的精度，基片上連接dut的饋線越短越好，最好小于波長的1/20。

　　欲知詳情，請登錄維庫電子市場網（www.dzsc.com）