1 引言

　　隨著電力電子技術和計算機控制技術的發展，電力電子裝置的功能日益完善，系統設計越來越復雜，這就要求其控制器具有優良的控制性能和高速的工作頻率，于是電力電子工程師越來越多的面臨高速電路的設計。而在高速電路系統中，過高的系統工作頻率將產生傳輸線效應和信號完整性問題，使得基于傳統方法設計的印刷電路板(pcb)達不到系統可靠性要求。

　　此外，電力電子裝置采用的多是功率器件，不僅容量大而且工作頻率高，使得控制器的工作環境異常惡劣、干擾問題日益突出。在惡劣的電磁環境中，很難保證高速電路不產生電磁輻射或不受外界的電磁干擾。因此，控制器pcb的設計是否合理直接關系到整個系統的可靠性和穩定性。本文針對采用高速dsp-tms320f2812的電力電子控制器系統，論述了高速電路pcb板的可靠性設計方法。

2 高速電路與電磁兼容

　　通常認為，數字邏輯電路的頻率達到或超過45mhz～50mhz，而且工作在這個頻率之上的電路已經占到了整個電子系統一定的分量， 就稱為高速電路。然而，實際上是信號快速變化的邊沿引發了信號傳輸的非預期效果，通常約定如果線傳播延時大于數字信號驅動端上升時間的一半，則認為此類信號是高速信號，并產生傳輸線效應。因此，當脈沖信號邊沿足夠陡時，即使是10khz的頻率也足以產生傳輸線效應，同樣屬于高速信號。

　　電磁兼容性是指電氣和電子系統、設備和裝置，在設定的電磁環境中， 在規定的安全界限內以設計的等級或性能運行，而不會由于電磁干擾引起損壞或不可接受的性能惡化的能力。如果在一個電路系統中各電路模塊之間能和諧、正常的工作而不致相互發生電磁干擾造成性能改變或無法工作， 稱這個電路系統是相互兼容的。為使系統達到電磁兼容，要求每個電路模塊盡量不產生電磁輻射，同叫又具有一定的抗電磁干擾的能力，以使系統達到相對的完全兼容。

3 高速電路電磁兼容性設計

3.1 高速pcb的疊層設計

　　高速印刷電路板沒計中，關鍵是要進行pcb疊層設計以對電路板信號線進行阻抗控制。在疊層設計中需要考慮的最基本內容包括電源層、地層和高速信號層的分布。電路板的層數越多，高速信號層、地層、電源層的排列組合的種類也就越多。在選用時需要把握電源層和地層之間具有良好耦合的原則，以盡可能的降低二者之間的阻抗并增大電源層和地層的諧振頻率。在電力電子控制器dsp系統的pcb設計中采用的是四層的疊層設計，下面就以四層為例進行說明。

　　對于一塊2mm厚50ω線路阻抗控制的四層板，其常用的兩種疊層設計方式如圖3—1所示(兩方式距離離參數相同)。為保證電源和地之間具有良好的耦合，如果大部分的高速信號在top 層走線，應選用方式一；如果大部分的高速信號在bottom層走線，應選用方式二。

3.2 pcb走線的拓撲結構設計

　　解決傳輸線效應的方法之一是正確選擇布線路徑和終端拓撲結構。最基本的拓撲結構有兩種：菊花鏈式結構和星形結構。在實際的設計的過程中，很難做到完全的這兩種結構，結構上對稱是拓撲設計的必要條件。對于菊花鏈布線， 在控制走線的高次諧波干擾方面效果最好， 但是這種走線方式布通率最低，并且不同信號接收端對信號的接收是不同步的。對于星形布線可以有效避免時鐘信號的不同步問題。

3.3 高速信號布線技巧

　　(1)控制關鍵信號線的走線長度

　　在設計有高速跳變邊沿的信號線時，為避免pcb 板上的傳輸線效應，高速信號線的長度應盡可能的短。對于采用coms或ttl電路設計的系統，工作頻率小于10mhz時，布線長度應小于700mil，上作頻率在50mhz時，布線長度應小于150mil；工作頻率超過75mhz時，布線長度應在100mil以內。超過這個標準就會存在傳輸線效應。

　　(2)選擇合理的導線寬度

　　pcb 導線的最小寬度主要由導線與絕緣基板間的粘附強度和流過它們的電流值決定。當銅箔厚度為2mil、寬度為40—60mil時， 通過2a的電流溫度低于3℃ 因此導線寬度為60mil可滿足要求。對于數字電路，通常選8－12mil導線寬度。當然，只要允許還是盡可能用寬線。由于采用了電源層和地層，所以不存存電源線和地線的寬度問題。整板范圍一般可以取10mil左右。

　　導線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對于數字電路，在工藝允許的情況下，可使間距小至5～8mil。印制導線拐彎處一般取圓弧形， 而直角或夾角在高頻電路中會影響電氣性能 此外，用大面積銅箔時，選用柵格形狀。

　　(3)交叉干擾及傳輸線間串擾的抑制

　　高速信號線近距離平行走線時，會引入“交叉干擾” 在同一層內， 若無法避免平行走線，可在平行信號線的鄰層放置大面積的“地” 來減少干擾。設計中選用疊層設計方式一，在走線層的鄰層恰是地層。在相鄰層間，走線必須遵循橫平豎垂的走線原則，否則會造成線間的串