由于dram價格的持續下跌及許多制造商經歷著財務困難，只有創新和積極進行工藝升級才能確保公司的成功。而dram器件的工藝縮微主要應用于dram單元，所以陣列架構在決定芯片尺寸方面起著最重要的作用。

　　8f2單元設計及一個折疊位線(bit line)陣列構成了傳統的主流dram架構，這種架構在可制造性和dram陣列操控方面被證明是最可靠的。對稱陣列設計和緊挨著的位線對有助于采用折疊位線架構的dram單元實現最可靠的檢測與恢復操作。

　　一些dram制造商，包括著名的美光和三星還采用了6f2單元設計，其dram單元面積比8f2單元設計要少25%。雖然25%的dram單元尺寸減小很誘人，但將該技術投入產生還需克服一些障礙。除了伴隨更小dram單元必然帶來的工藝挑戰外，6f2設計還要求設計師利用開放位線架構，因為位線檢測放大器的間距非常緊。然而開放位線架構被認為對陣列噪聲更敏感。

　　在開放位線架構內，每個位線對是由兩根分列位線檢測放大器兩側的位線組成的。而在折疊位線設計中，一個位線對的兩根位線是緊挨著放在位線檢測放大器的同一半側，這種安排有助于減少各種陣列噪聲效應，而這種效應是均衡地施加于位線對上的。折疊位線架構還能提供對dram單元陣列的完整使用。在開放位線設計中，位于邊緣的單元陣列的使用率僅是折疊位線設計的一半。

　　美光公司采用6f2單元設計已經有好幾年了。semiconductor insights公司發現美光的95nm 512mb ddr2、78nm 1gbit ddr3和 78nm 2gbit ddr2 dram都采用了基于6f2的設計。semiconductor insights公司最近在分析了三星的80nm ddr2器件后透露道，三星在其rev. e dram中也采用了基于6f2的設計。通過比較三星的6f2 80nm ddr2 dram和8f2 90nm ddr2器件設計后可以總結出6f2的優劣及設計挑戰。通過對比三星基于6f2的80nm ddr2設計與現代公司基于8f2的80nm ddr2器件，就可以直接比較基于6f2和基于8f2的設計。

　　semiconductor insights的分析顯示，三星設計團隊采用6f2技術開發的新的512mb ddr2 dram與前一代設計看起來有很大不同。每個陣列塊(包含單元陣列和位線檢測放大器的創建塊)現在具有320個字線(wordline)，比90nm 8f2設計的每塊512個字線要少。似乎三星是減少了與位線連接的單元數量，以減輕陣列噪聲效應，并幫助6f2陣列設計中的檢測和恢復操作。

　　三星還采用了一種非傳統的陣列設計。傳統上，陣列塊提供的字線總數一直是2的冪，例如128 (27)、256(28) 或512(29)。但6f2設計有320個字線(不是2的冪)。三星似乎是在可靠操作(使每位線少于512個字線)和面積效率(多于256)之間走中間路線，以節省位線檢測放大器的數量。

　　但是得益于開放位線架構的自然特性，在芯片高度方向上的位線檢測放大器塊數量增加了68%。行冗余度減少了20%。通過從90nm 8f2設計過渡到80nm 6f2設計，三星公司從每個12英寸晶圓上獲得的總裸片數量增加了47%。

　　雖然三星兩種器件的對比(表1)表明6f2設計從每個晶圓中得到的裸片數量有顯著提高，但難以理解器件尺寸縮微(90nm到80nm)及單元/陣列架構的變化(8f2到6f2)的效果。

　　表1：三星8f2和6f2設計的比較。

　　為分析6f2設計的效果，semiconductor insights分析了兩款分別來自三星和現代的具有可比性的80nm ddr2設計(表2)。

　　表2：80nm ddr2 dram設計比較：6f2對8f2。

　　對兩個設計單元大小的比較清楚地顯示6f2 dram單元的取舍：單元尺寸僅減小了24%。但對芯片尺寸的影響(雖然其它因素也會影響芯片大小，但假定外圍設計是相同的)只有6f2單元設計可能實現水平的約一半。

　　基于6f2單元的dram的效益被伴隨開放位線架構而來的額外設計挑戰打了折扣，這些挑戰包括了邊緣陣列的利用不足以及每位線更少的字線(因此需要更多的位線檢測放大器)。審慎選擇陣列塊是優化基于6f2單元的dram產品設計的關鍵。對12英寸生產線來說，基于6f2單元的設計在每個晶圓上得到的裸片總數增加量估計在15%左右。

　　雖然6f2單元面積縮小24%的優勢被每個晶圓上得到的裸片總數實際只增加了15%而打了折扣，但裸片總數的增加無疑對保持贏利和競爭優勢是至關重要的。

　　圖1：三星的90nm 512mb ddr2 dram(rev.c)繼續采用8f2架構。

　　圖2：三星的80nm 512mb ddr2 dram(rev.e)轉用6f2設計。

　　歡迎轉載,信息來自維庫電子市場網（www.dzsc.com）