通信用接收器的發展趨勢是必需在信號剛一進入接收器信號通道時就進行取樣，并配備有精確的測試儀，而要達到這個目標就要依賴超高速模擬數字轉換器來實現。美國國家半導體首推的 ADC081000 芯片是一款模擬輸入帶寬高達 1.8 GHz 的 8 位 1GSPS 模擬數字轉換器，它采用 0.18 微米 (mm) 的互補金屬氧化半導體 (CMOS) 工藝技術制造。下文簡述了結構及動作的原理，并較詳細介紹了上文提到的在動作過程中起什么重要作用。

    環顧目前的市場，大部分超高速模擬數字轉換器都采用雙極互補金屬氧化半導體 (BiCMOS) 工藝技術制造，因此 ADC081000 芯片是市場上第一款完全采用 CMOS 技術制造的模擬數字轉換器產品。由于雙極晶體管的補償電壓比 CMOS 晶體管低，而增益則較高，因此工程師一向喜歡采用雙極芯片設計模擬數字轉換器前端，例如取樣及保持放大器等信號調節電路。對于需要支持高頻率操作的系統來說，雙極芯片尤其受工程師歡迎。但雙極芯片的缺點是需要較高的供電，其功耗遠比采用 CMOS 技術的同類芯片大。ADC081000 芯片的實際功耗只有 1W 左右。相比之下，市場上功耗最低的 BiCMOS 模擬數字轉換器則耗用超過 3W 的功率。要裝設怎樣的散熱器才可將如此大量的熱量全部散發？這卻是一個令人極為頭痛的問題。ADC081000 芯片不但性能卓越，而且符合通信系統及高性能測試儀表所需的動態規格，可提供 7 以上的有效位數 (ENOB)，遠超尼奎斯特（nyquist）的規定。

    結構及運作原理

    高速模擬數字轉換器有多種結構可供選擇，其中以快閃式、流水線式或折疊/內插式等三種最受歡迎。采用快閃式及折疊/內插式的結構可讓數字 CMOS 工藝發揮更大的靈活性。折疊式模擬數字轉換器的優點是速度快，而且所需的比較器比快閃式模擬數字轉換器少。內插式模擬數字轉換器則只需極少量輸入放大器，而且所需的輸入電容也較低。我們所知的折疊/內插式結構便是這兩種技術的集成，其優點是管芯體積較小、功耗較低、而動態性能又很高，因此 ADC081000 芯片便采用這種結構，圖 1 所示的就是這款芯片的結構框圖。
                
    

    1GSPS 的速度提供足夠的計時時間：

    以 ADC081000 這類高速、高性能的集成電路來說，它們所需的時鐘信號絕對不能附隨任何噪音，以確保外部時鐘不會將不受歡迎的噪音帶進系統，影響系統的整體動態性能。ADC081000 芯片所需的時鐘必須屬于低相位噪音 (低抖動) 時鐘，而且必須能以千兆赫 (GHz) 以上的頻率操作。傳統的石英振蕩器雖然可以提供低抖動的時鐘信號，但市場上只有極少石英振蕩器能提供振蕩頻率超過幾百兆赫 (MHz) 的時鐘信號。為了確保振蕩頻率及低相位噪音符合要求，我們可以采用高頻率壓控振蕩器 (VCO)、鎖相環路 (PLL) 及石英振蕩器，并按圖 2 所示的設計將之集成一體，這是目前最佳的方法。
                  
    美國國家半導體最近推出業內第一款高性能的鎖相環路及壓控振蕩器二合一解決方案，進一步強化其無線通信產品系列的陣容。LMX25XX 芯片系列的優點是可將其射頻輸出的中心頻率設定在 800MHz 至 1.4GHz 之間。這系列芯片的相位噪音極低，確保所產生的抖動不會影響 ADC081000 芯片的信噪比 (SNR)。設計高速模擬數字轉換器的系統設計工程師清楚知道時鐘抖動會降低模擬數字轉換器的信噪比。以 500MHz 的輸入信號為例來說，3ps 的均方根抖動可將信噪比的最高極限降低至 40.5dB，其計算方式如下：
                    
    ADC081000 芯片內部產生的取樣時鐘抖動極為輕微，其影響基本上可以不理。時鐘的設計要小心處理，設計的落實也要考慮實際的應用，這樣才可充分發揮 ADC081000 芯片的性能。但其中所涉及的各種技術都不在本文的討論范圍之內。有一點卻值得一提，時鐘的設計極為重要，我們建議采用圖 2 的電路。如欲進一步查詢有關的資料，可參看 ADC081000 芯片的數據表。

    面對每秒 1Gbps 的數據傳輸速度，我們有什么對策？

    為了方便捕捉輸出數據，ADC081000 芯片設有低電壓差分信號傳輸 (LVDS) 及 CMOS 兩種操作模式。(下文將會簡單介紹 LVDS 技術的運作原理)。我們只要將邏輯