DSP的技術要求
發布時間:2008/12/17 0:00:00 訪問次數:486
圖給出了廠商提供的pld市場占有份額。pld自從20世紀80年代初期問世以來,己經獲得了每年穩定增長20%的喜人景象,超過asic增長速度1o%以上。自從2001年全世界范圍內微電子領域的不景氣,已經實質上延緩了asic和fpld的增長。fpld勝過asic的原因似乎與fpl可以提供許多和 asic一樣的優點這一事實相關,例如:
·在尺寸、重量和功耗方面都有所降低
·更高的通過量
·更好的安全性能,可以禁止未授權的復制
·減少了元器件本身和開發的成本
·降低了線路板的測試成本
而且還克服了asia的許多缺點:
·縮短開發時間3~4倍(快速原形設計)
·在線可重復編程的能力
·在少于1000個單元的解決方案中降低了nre成本,從而可以得到更為經濟的設計
圖 5家主要廠商在pld/fpga/cpld市場的收入
應用在高端大批量(多于1000個副本)的應用場合。與fpl相比較,典型的cbicasic在同樣大小的小片尺 寸上含有10倍以上的門。試圖解決第二個問題的方案稱作硬布線的fpga,其中的門陣列用來實現一個已經確定的fpga 設計。
歡迎轉載,信息來自維庫電子市場網(www.dzsc.com)
圖給出了廠商提供的pld市場占有份額。pld自從20世紀80年代初期問世以來,己經獲得了每年穩定增長20%的喜人景象,超過asic增長速度1o%以上。自從2001年全世界范圍內微電子領域的不景氣,已經實質上延緩了asic和fpld的增長。fpld勝過asic的原因似乎與fpl可以提供許多和 asic一樣的優點這一事實相關,例如:
·在尺寸、重量和功耗方面都有所降低
·更高的通過量
·更好的安全性能,可以禁止未授權的復制
·減少了元器件本身和開發的成本
·降低了線路板的測試成本
而且還克服了asia的許多缺點:
·縮短開發時間3~4倍(快速原形設計)
·在線可重復編程的能力
·在少于1000個單元的解決方案中降低了nre成本,從而可以得到更為經濟的設計
圖 5家主要廠商在pld/fpga/cpld市場的收入
應用在高端大批量(多于1000個副本)的應用場合。與fpl相比較,典型的cbicasic在同樣大小的小片尺 寸上含有10倍以上的門。試圖解決第二個問題的方案稱作硬布線的fpga,其中的門陣列用來實現一個已經確定的fpga 設計。
歡迎轉載,信息來自維庫電子市場網(www.dzsc.com)
上一篇:FPGA和可編程信號處理器
上一篇:FPL的基準
熱門點擊
- FPGA技術按顆粒度分類
- DDS各部分的具體參數
- 數字信號處理FPGA的結構
- 基于FPGA的DDS任意波形發生器
- DSP概述
- 數字信號處理FPGA的仿真
- 數字信號處理FPGA設計的編譯
- DDS的基本原理
- DSP嵌入式系統主程序代碼
- DDS的基本參數計算公式
推薦技術資料
- 業余條件下PCM2702
- PGM2702采用SSOP28封裝,引腳小而密,EP3... [詳細]