如今的CPU內核要求非常嚴格的負載調整。至少到目前為止，一些主要的CPU制造商都有這種要求。隨著電源電壓的降低，電源電流和時鐘頻率卻更高了，使得對于電源的要求急劇提高，特別是對電源的瞬態響應。日益嚴格的性能要求使設計的難度和成本越來越高，促使人們重新考慮電源的設計。更高的負載電流和更大負載瞬變要求帶來的后果之一，便是在微處理器周圍多出一片電容“叢林”，增加了系統的尺寸和成本。 ACPL-074L-560E    

    最快的開關型穩壓器也無法對負載階躍造成的輸出瞬降做出響應。以如今CPU的速率，只有完全依靠輸出電容來應付其高速階躍。另外，更為嚴格的負載調整需要更高的環路增益，而更高增益酌環路需要更大的輸出電容來保持穩定。由此看來，某種程度上放松對于負載調整的要求，對于元件數量的降低及其他諸多方面都極為有利。
    如圖3. 11所示，典型的DC - DC轉換器對于負載階躍的響應可劃分為5個基本部分。

    (1)電壓瞬降，幅度等于階躍負載電流乘以輸出電容等效串聯電阻(ESR)。
    (2)瞬降之后、DC - DC轉換器響應之前會有一段電壓緩降，電容上的電壓隨著電容向負載供電而跌落。
    (3)電壓恢復期，電感接通并輸出負載電流，同時使輸出電容得到補充。
    (4)負載撤離引起“ESR上跳”（與電壓瞬降效應相反）。
    (5)電壓過沖，前一個開關周期儲存于電感的能量（負載撤離后）被轉儲到輸出電容。
    其中，(2)、(3)和(5)可以通過仔細的設計和正確選擇DC - DC控制器而控制到最小。但瞬態電壓階躍部分《1)和(4》則無法消除，除非降低輸出電容的ESR。快速調節器能夠在發生跳變之后更快地將輸出拉回，但也無法消除跳變本身。即便是最快速的DC - DC轉換器（如MAX1711，可以在不足lOOns的時間內響應），對于運行于600MHz昀CPU來說也太慢了。