通常采用電源線鉗位結構來保護19N10L集成電路免受ESD應力的沖擊。對于電源鉗位來講，多指型gcNMOS和SCR是較好的結構。電源鉗位通常放置在芯片的四個腳，連接到V DD和GND之間。如果存在多電源總線，放置在多個電源和多個地之間。另外一種電源鉗位是基于正向二極管串，即5級二極管串電源鉗位，使用snubbing電壓驅動網絡以減少達林頓效應（如圖2.33所示）。由于二極管是用PNP來實現的，在工作中會出現達林頓復合效應，從而在ESD保護結構中出現不可忽視的泄漏。在高電流的條件下，PNP管的盧非常小，在SPICE模擬中可以使用二極管模式。為了避免由于達林頓效應而引起的內在泄漏，直接采用一個緩沖電阻來給最后一個晶體管Qs的發射極提供電流，以打斷達林頓復合效應。

                 
    另外一個新穎的大尺寸NMOS電源鉗位電路如圖2.34所示。當存在電流瞬態時，電容將倒相器的輸出接地，產生一個高的輸出，以打開大尺寸NMOS，從而形成低阻抗的泄放通道以泄放ESD瞬態。這種電路的優點是利用通常的電路SPICE，ESD保護模塊可以得到模擬。然而，這種電源鉗位需要仔細的時序設計，而且占用較大的芯片面積，產生較大的寄生效應，也增大了版圖設計的復雜度。