圖13.7是2SK330的CD4027BE傳輸特性。第2章曾經說明過JFET的夾斷電壓Vp因IDSS的不同會有大幅度的變化。因此必須考慮到由于使用FET的IDS。檔次不同，VGS有多大時才能夠使FET截止。
    2SK330的IDSS值分為3個檔次（參見表3.2），這里使用Y檔和GR檔器件。所以使用的器件的IDSS最大可能達到6.5mA。圖13.7中沒有畫出IDSS一6.5mA時的曲線。不過由其他曲線類推大致可以得出IDSS一6.5mA時的夾斷電壓V。為-3.5V。因此這個電路中當%。<-3.5V時FET就能夠截止。（因IDSS值不同夾斷電壓是變化的。如果柵極一源極間所加電壓越過V，那么FET可以完全截止。就是說，從這個曲線可以知道具有不同IDSS值的器件在VGS為幾伏時能夠截止）。

               
     FET開關的柵極驅動電路
    為了使FET接通／斷開，如圖13.8所示，可以在2SK330昀柵極一源極間接入電阻，在負電源與柵極間用開關的接通／斷開進行控制（SW斷開時VG=OV則FET導通，SW接通時GS一負電源電壓則FET截止）。
    在使用2SK330的Y檔和GR檔器件的場合，如果VGS值比-3.5V更負，就能夠截止，所以負電源的電壓必須低于-3.5V。而且由于信號被輸入時FET的源極電位就成了輸入信號，所以即使源極電位因輸入信號變動也必須滿足VS<-3. 5V的關系。
    如圖13.9所示，這個電路有可能輸入最大為2VP-P的信號（參看設計指標），因此為了滿足VGS<-3.5V的關系，負電源電壓-V DD的值必須比-4.5V更負。因此，取-VDD=-5V。 RG的作用只是給柵極提供電壓，所以阻值多大都可以。但是，如果阻值太小，SW接通時就會有大電流從源極（一輸入端）流向負電源。如果阻值太大，則會與FET的輸入電容以及電路的布線電容形成低通濾波器，影響控制信號的開關速度。通常取幾十千歐至幾兆歐。
    電路設計指標中沒有對開關速度作出具體規定，所以取RG =lMfl（開關速度能夠在iookHz下正常工作）。
    圖13.8的SW可以采用NPN型雙極晶體管發射極接地型開關電路（參見圖13.6的Tr3）。取RG =lMtQ時流過Tr3的電流是ruA數量級的微小電流(取口，一+5VDC時，為(5V+5V)／lMfl,=lOyA)。而且由于截止時開關間加的電壓是幾V的數量級，所以使用的晶體管只要是NPN型，什么型號都可以。這里使用2SC2458(當然哪個檔次的hFE都可以)。