引言

隨著SoC設計日趨復雜，驗證成為soC設計過程中最關鍵的環節。本文介紹了Synopsys的RVM驗證方法學，采用Vera硬件驗證工具以及OpenVera驗證語言建立目標模型環境，自動生成激勵，完成自核對測試、覆蓋率分析等工作。通過建立層次化的可重用性驗證平臺，大大提高了驗證工程師的工作效率。文中以一個SIMC功能模塊的驗證為例，詳細介紹了RVM驗證方法學在SoC芯片驗證中的應用。

功能驗證

一個設計被綜合前，首先要對RTL描述進行邏輯功能驗證，以確保模塊或芯片的功能正確性。通常，RTL級的功能驗證主要采用自底向上的驗證策略，可分為模塊級驗證和系統級驗證兩個階段。 傳統驗證方法大多是在信號級的接口上直接與待驗證設計(DUT)通信，即用激勵直接驅動DUT的引腳，通過檢查接口信號的值和變化來達到驗證設計功能的目的。這種方法的抽象層次較低，驗證平臺的開發與DUT的接口協議緊密相關，使得驗證平臺的重用性較差。如果要做到一個驗證平臺可以驗證多個不同的DUT，必須將驗證平臺的抽象層次提高到事務級，而且應該構建層次化的結構，層與層之間具有一定的獨立性，改變底層并不會影響上層。

基于事務的驗證

所謂事務(Transaction)是指設計對象與事務處理器(Transactor)之間通過接口所做的一次數據傳輸。從硬件的角度來看，事務可看成作用在一個特定接口上的一組信號的集合單元。事務具有3個要素：起始時間、終止時間，以及所有與這個事務相關的信息。

基于事務的驗證工具讓用戶除了可以在信號／引腳級上進行驗證，還可以在事務級上進行驗證，從而提高了設計生產率。

基于事務驗證環境的基本要素

·DUT：待驗證設計對象的RTL描述或門級描述。

·事務：在DUT和事務處理器之間通過接口在特定起止時間內的一次數據傳輸。事務能夠對信號波形進行標識，表示相關的信號屬性，還可以標識錯誤。

·事務處理器：也叫總線功能模型(BFM)。事物處理器可以表示事務所代表的信號變化，并與DUT通過接口進行連接。一個典型的DUT往往具有不同的接口，因此一個驗證環境中具有不同的事務處理器以產生相關的測試向量對DUT進行激勵。

·測試例(Testcase)：用來產生驗證DUT特定功能所需要的事務。

基于事務的驗證處理過程

測試例通過特定的事務來調用事務處理器的任務，事務處理器按照DUT所遵循的協議對事務進行處理，經過處理后的事務通過連接DuT的接口輸入到DUT中，DUT對輸入的激勵進行響應。DUT輸出的響應再轉換為事務的形式，這樣驗證平臺的自核對模塊就可以在事務級上對激勵和響應進行核對，以檢查DUT的功能是否正確。

RVM層次化驗證方法學

RVM驗證方法學是一種層次化的驗證方法學，它能把驗證的步驟分層進行，將驗證工作提高到更高的抽象層次，即事務層。層次化的驗證方法使得驗證工程師只需關心DUT的輸入／輸出接口，而不必關心DUT內部的具體實現。

根據RVM方法學，驗證工程師可以搭建出具有隨機測試、自動檢錯核對、功能覆蓋等功能的層次化驗證平臺。這類驗證平臺包含很多參考模型，每個模型可完成不同的功能。在搭建驗證平臺的過程中，還可以直接調用synopsys提供的RVM基類庫，其中定義了豐富的標準類。利用RVM基類以及面向對象的技術可以更方便地生成驗證平臺各個層次的模塊。

基于RVM的驗證平臺分成5層，每層完成獨立的功能，層與層通過接口互相連接。RVM驗證模型如圖1所示。

信號層

信號層提供驗證平臺與DUT的信號級連接。驗證平臺通過信號層將上層產生的激勵驅動到DUT中。具體實現時，需要定義驗證平臺與DUT連接的虛端口，當DUT的接口改變時，只需要修改驗證平臺虛端口中的信號，上層模塊不需要修改，方便整個驗證平臺的重用。