一個門電路的輸入端狀態發生變化時，TLP121(GB-TPL)會引起輸出端的狀態變化，由于內部電路狀態變化需要一定的時間，因此輸出端的變化總是要比輸入端的變化延遲一段時間。如圖4.2. 34所示，衡量一個“與非”門延遲時間的參數有TPLH和TPHL。
    將TPLH和TPHL的算術平均值稱為平均傳輸延遲時間TPD，即TPD一(TPHL+TPLH)／2。
    從74LSOO的參數表中可知，TPLH、TPHL的值為4～15 ns，直接測量時對示波器的頻率特性要求較高，普通示波器不易測出。需要測量時將奇數個“與非”門串接起來，形成一個環形振蕩器，測量振蕩器的頻率廠，就可換算出TPD。
    如圖4.2. 35所示，三個相同的與“與非”串接，可以認為三個門的延遲時間相同，通過測量振蕩器輸出波形的周期T，即可得到與“與非”的延遲時間TPD—T/6。
    圖4.2. 34“與非”門的延遲時間

           
    在實際應用電路中，負載的特性對門電路的延遲時間會產生影響，參數表中給出的數據是在負載電阻RL為2kQ，負載電容CI.為50 pF條件下測得的。負載電阻和電容數僮增大都會使延遲時間增長。

            
    當系統工作的頻率較低(如低于1MHz)時，器件的延遲時間相對于信號頻率很小，可以忽略不計。但是系統頻率較高時器件的延遲時間有可能造成系統工作紊亂。不同類型的數字集成電路的延遲時間有較大的差別，如4000系列的延遲時間比較長，選用器件時首先必須根據系統的工作頻率來選擇器件的種類。表4.2.4為常見數字集成電路的最高工作頻率。