如果I/O連接器和（或）電纜濾波電容被安裝在PCB上，則需要設置到PCB上外殼地的接口。SN74HC595DR除非在設計初期考慮，等需要的時候再考慮這樣的地就不可用了。

   把歷有的I/O連接器都放在板的一個區域內，而且在這個區域內設置分離的I/O接地平面，以低阻抗連接到外殼并且只在一點連接到數字邏輯地，就可以實現這種接口。用這個方法，沒有嘈雜的數字邏輯地電流流過“干凈”的I/O地去污染它。

   圖12-15給出了這個想法一個可能的實現方法。為了避免污染I/O接地平面，與其連接的唯一組件應是I/O電纜濾波電容和I/O連接頭的背面。這個地必須與外殼有低阻抗連接。

   I/O接地平面應與外殼有多重連接以使它的電感最小化，并提供一個低阻抗連接。如果I/O地和外殼地之間的連接沒有建立，或如果沒有足夠低的阻抗（在有關的頻率處），I/O接地平面將不再有效，而事實上，用這種設計方法，電纜的發射可能實際增加了。然而當方法正確時，這個方法工作良好，而且已經被成功地應用在許多商業產品中。

   如果設計合理，跨I/O接地平面縫隙的跡線將不再是個問題。低頻I/O信號(小于5～10MHz)應如圖12-15所示用兩個跡線（一個信號跡線和一個伴行返回跡線）在驅動IC和連接器之間連接。因此，信號返回電流是在伴行跡線中而不在接地面中。伴行返回跡線只與I/O連接器插腳連接而不與I/O接地面連接。

   高頻I/O信弓(高于5～10MHz)可以鄰近接地面布置為單一信號跡線，只要布置跡線跨一個橋，如圖12-15中所示。這種方法在跡線下為返回電流提供了一個連續的路徑，這與圖17-l(b)中所示的有關混合信號PCB布設的方法相似。橋應該足夠寬以容納所需的跡線數加上每一邊接地面上跡線高度的20倍(對于0.005in高的跡線是0.lin)。見表17—1，這將使橋足夠寬以適合97%的返回電流。