存儲陣列是存儲器的主體，實質上AD53101是由基本存儲位元組成的集合體，每個基本存儲位元存儲l位二進制信息。基本存儲位元組成存儲單元，其個數與存儲器位（線）數或數據線條數相等；存儲單元組成存儲陣列，其個數與字線數相等，與地址線數目相匹配。例如，一個128×4的存儲器共有7條地址線和4條數據線，512個基本存儲位元。

   三態雙向緩沖器

   三態雙向緩沖器用于將存儲器連接在總線上，實現與CPU讀／寫兩個方向的數據緩沖。其中OE (OutputEnable)為三態門的控制信號，當其無效時，三態門輸出呈高阻態，相當于存儲器沒有接在總線上，不影響其他器件的工作。

  控制電路

  控制電路通過控制引腳R/W和CE  (Card Enable)接收CPU送來的控制信號，經過組合變換后對地址寄存器、存儲陣列和三態雙向緩沖囂等進行控制。