①CPLD器件：接收被G3VM-S1測頻率信號、1 Hz標準信號和動態掃描信號，發出頻率數字信號。

   ②轉換電路：將正負對稱的幅度為1～5 V之間可調的正弦波、脈沖波、三角波轉換為同頻率的TTL脈沖波形。

   ③反相驅動電路：加大由轉換電路輸出的TTL脈沖波形的驅動能力。

   ④動態掃描顯示電路：用數碼管顯示輸出的頻率值。

   ⑤標準脈沖電路：產生1 Hz的標準脈沖信號和2 048 Hz的動態掃描信號。

   ⑥NE555Hz電路和單位顯示亮熄電路：使“Hz”單位一亮一熄。

   ⑦直流穩壓電源：給各部分電路提供電源。

   頻率計CPLD頂層電路原理。

  TESTCTL模塊為測頻控制器、CNT10模塊為十進制加法計數器、REG4B為鎖存器；動態掃描軟件模塊包括BCD6模塊（六進制加法計數器）、MUX461模塊（數據選擇器）、74LS138模塊（3-8譯碼）和DECL7S模塊（七段譯碼）。

   其中測頻控制器模塊( TESTCTL) VHDL語言程序如下。

   LIBRARY IEEE；

   USE IEEE. STD_LOGIC_1164. ALL;

   USE IEEE. STD_LOGIC_UNSIGNED. ALL;

   ENTITY TESTCTL IS

   PORT( CLKK: IN  STD_LOGIC;

   CNT,RST,LOAD:OUT STD_LOGIC);

   END TESTCTL;

   ARCHITECTURE ONE OF TESTCTL IS

   SIGNAL DIV2CLK: STD_LOGIC;

   BEGIN

   PROCESS(CLKK)

   BEGIN

   IF CLKK'EVENT AND CLKK= '1'THEN

   DIV2CLK<= NOT DIV2CLK;END IF;END PROCESS;

   PROCESS(CLKK,DIV2CLK)

   BEGIN

   IF CLKK= '0' AND DIV2CLK= '0' THEN

   RST<='1';ELSE RST<='0'; END IF; END PROCESS;

   LOAD<= NOT DIV2CLK; CNT<=DIV2CLK; END ONE;