51電子網公益庫存:

D100509RRLN-6

D1212UK

D1218UK

D12332VFC25V

D1260UK

D1683T

D16NE06L

D1708AG

D1D40

D203S

4.16E+11

40CTQ045S

40N03GP

40TPS12PBF

4-1932000-7

42CTQ030S

46114-8200

4712KL-05W-B40-P00

47308-0001

485OPDRI-PH

darpa在五年內投入15億美元的資金推動eri，目的是要重塑美國電子產業，其中一部分計劃是要推動電子產業的創新。在上周，darpa于舊金山首次舉辦的eri高峰會中，3d單片系統單晶片（3dsoc）計劃脫穎而出，該計劃的研究成員由喬治亞理工學院、史丹佛大學、麻省理工學院和skywater晶圓代工廠團隊組成，目標是要開發可建構3d單基板微系統的材料、設計工具和制造技術。

在2017年時，3dsoc團隊就公布了出色的成果，可以在硅芯片上放入200萬個納米碳管電晶體酒測電子鼻與100萬個可變電阻式qg存，并使用金屬層層相連。

現在研究團隊想建構垂直整合的裝置，其中包含了邏輯、qg存和i/o元件，目的是大幅降低不同元件間資料傳輸的時間，進而達到更高的資料吞吐量。darpa微系統技術辦公室專案經理linton salmon提到，在3dsoc計劃中，研究員使用十年的理論與學術論證基礎，將流程整合到廣泛可用的晶圓廠，這將幫助在實務上釋放微電子領域的技術潛力。相較于由離散的2d芯片建構的傳統系統相比，linton salmon提到，使用相同的電力，3dsoc的成果將能縮減50倍以上的運算時間。而為了要達成這個目標，3dsoc的設計需要支持層間互連頻寬達每秒50tb，每位元存取qg存不得超過2皮焦耳。http://yushuolyf.51dzw.com/

因此3dsoc研究團隊需要解決傳統架構的qg存頻寬限制、延遲以及能耗。3dsoc使用比現存設計還要復雜的2.5d或是3d的qg存堆疊技術，以數十層的堆疊并整合可變電阻式qg存、納米碳管電晶體和一般硅金屬氧化物半導體場效電晶體處理器核心。

史丹佛大學的研究人員也在不同的神經網絡與推測模型中，進行7納米芯片與90納米芯片的3dsoc設計模擬。模擬結果顯示，先進技術對比舊技術，在能耗以及執行時間上都有非常顯著的差異，7納米3dsoc比起傳統2d的7納米芯片，效益高323到646倍。即使是使用90納米3dsoc設計與傳統2d的7納米的芯片相比，經過模擬發現，90納米3dsoc設計的芯片效益高出35到75倍。無論使用哪一類的算法，結果都相去不遠，研究團隊共實驗了線性回歸、邏輯回歸、pagerank、單源最短路徑（sssp）和廣度優先搜\索（bfs）。雖然模擬結果非常杰出，但是終究必須真正制造出實體，才能知道最終結果是否與模擬相同，3dsoc團隊預計以4年半的時間，生產出實際芯片。http://yushuo2.51dzw.com/

隨著科技發展，人們逐漸認知到摩爾定律有其極限，積體電路中電晶體數量的成長，逐漸受到技術限制而減緩，由美國國防部國防高等研究計劃署（darpa）提出的電子復興計劃（electronics resurgence initiative，eri）現在似乎找到了新的出路，研究團隊使用單片3d整合技術讓90納米芯片性能就能超越7納米芯片。文章出自：it情報局菊長