5G基礎設施和對端到端可編程應用模式發展趨勢

發布時間:2019/4/29 9:18:10 訪問次數:84601

std123s

npn硅晶體管

•低飽和中電流應用

•極低的集電極飽和電壓

•適用于低壓大電流驅動器

•高直流電流增益和大電流能力

•低導通電阻：ron =0.6Ω（最大值）（ib = 1ma）

51電子網公益庫存:: C446N; C506A; BR356W; BRE-3728; BS108G; BS312; BSC014NE2LSI; CD4011BF; CD4081BE; CDRH127/LDNP-330M; CE-0936; CH341T; CLN-50; CQY80NG; CTI6; BL412; D150K; D438S20; D5807N; D8748; D8751H; D87C51

cpu和可編程加速(嵌入式或獨立fpga)的緊密耦合，使開發人員能夠去創建可以一個應用于多個不同市場的平臺產品。這增加了特定產品的市場適用性并提高了開發投資回報。這甚至可以在流片后再對市場進行定位(或重新定位)，即最大化的可編程性所提供的內在靈活性可支持相當大的創新空間。

從5g的角度來看更為重要的是，高度可編程的解決方案可以加快產品上市速度。例如，在標準最終確定之前，不再需要推遲soc的流片時間，后續改變的需求可以在軟件或可編程硬件中實現。這對于早期5g部署所面臨并在不斷增加的壓力，以及應對新標準的不斷涌現，這是一個突出優勢。

展望未來十年，隨著5g的出現，無線基礎設施將變得更加普遍，甚至與我們日常生活的方方面面完全融為一體。 5g延續了先前蜂窩標準(在驅動帶寬方面)的模式，但也將其擴展到更多設備和使用模式。

主要趨勢包括：

1.對增強型移動寬帶(embb)和其他應用的帶寬增加需求，特別是以10倍現有吞吐量或者更高速率驅動的瞬時可用帶寬。

a. 這將是5g標準化帶來的首波驅動力，其中3gpp已于2017年完成非獨立(即lte輔助)新無線電(nr)，2018年可提供5g獨立版，

http://szhsddz.51dzw.com/

如圖1。

b. 5g的部署也將根據頻段情況分階段進行，首先部署6ghz以下，然后是毫米波(mmwave)頻率的連續頻段，以便在稍后階段支持關鍵embb應用。

2.隨著物聯網(iot)蜂窩網絡連接的到來而連接到std123s大量的設備。預計到2020年將有500億臺蜂窩網絡連接的設備。這些需求當中的一部分可以通過現有標準滿足，同時也要靠release 16版本中海量機器類通信(mmtc)的現有規范去實現了。

3. 新的應用模式也在不斷涌現，這對移動設備及其蜂窩無線基礎設施提出了新的要求。示例包括：

a.用于連接多個電池供電物聯網端點的低帶寬、低功耗的要求，以實現mmtc相關的連接和監控;

b.用于車輛到車輛和車輛到基礎設施的連接(c-v2x)高可靠性、低延遲蜂窩網絡，以補充現有的v2x解決方案

c.為遠程手術和增強/虛擬現實等新興應用提供的高可靠性、低延遲支持

后兩類應用將通過即將推出的3gpp超可靠、低延遲連接(urllc)標準來解決。

4. 對邊緣分析和移動邊緣計算(mec)的新需求。計算重心正在從以前估計的將數據發送到集中式計算資源進行處理，轉變為移到位于數據生成原點附近的分布式計算資源的新范例。造成這種轉變的原因是多方面的：新興應用嚴格的延遲要求、越來越龐大的數據量，以及優化稀缺網絡資源的愿望等等許多方面。

2.基帶

在本文中，我們考慮如何通過具有高性能cpu子系統和包括fpga可重編程加速硬件處理單元的soc架構來成功應對5g的獨特需求。

基帶從網絡接口(例如以太網)獲取數據，并將其轉換為通過前傳(fronthaul)接口傳輸到射頻前端進行傳入/傳出的復雜樣本。以下高級原理圖包括用于lte下行鏈路的發送器(圖2a)，以及用于上行鏈路的接收器(圖2b)。

http://szhsddz3.51dzw.com

http://gll.51dzw.com/

(a)下行鏈路

http://xiangxing.51dzw.com

(b)上行鏈路

圖2：基帶處理的高級原理圖

3.基帶l1處理的案例研究

在這里，我們舉例說明如何將基帶處理(尤其是layer-1層)映射到關鍵處理元器件上，如處理器子系統、cpu和dsp內核，以及固定和靈活的硬件加速，如圖3所示。

圖3：關鍵基帶處理元器件

3.1. 前傳(天線接口)連接

除了前面描述的處理元器件之外，還有一個靈活的天線接口功能模塊：這是連接基帶和射頻單元所需的元件。傳統上，這是通用公共無線電接口(cpri)，有時是開放式基站架構計劃(obsai)兼容的部分。

然而，越來越多的方案在轉向指定一個更靈活的前傳接口，以允許基帶std123s和rf前端之間的不同映射(如圖4所示)。ieee對下一代前傳接口ngfi(ieee1914)進行了持續的跟進，包括用于基于分組的前傳傳輸網絡標準ieee1914.1和以太網無線電(roe)包封和映射標準ieee1914.1。同時，還有其他行業項目指定了5g前傳接口并可共享，例如ecpri。

鑒于前傳接口面臨的各種規范、標準和要求，fpga很適合其應用，并通常用于支持此接口，如圖3所示。

3.2. 可加速5g上市時間的分立結構

圖4將5g所需的處理元器件映射為具有獨立器件的分立式架構，包括cpu soc、輔助fpga加速和天線接口。此配置反映了在可以提供經過優化的5g專用集成電路( asic)之前，可以在5g原型設計和早期量產中部署的實施方案。

· cpu系統級芯片里面包括：arm處理器組合以及用于layer-1處理和硬化加速器的dsp內核，用于固定的、明確定義的功能。

在此示例中，假設現有的4g asic soc可用，因此具有通用加速(例如macsec)以及lte特定加速：前向糾錯(特別是turbo編解碼器)、快速傅立葉變換和離散傅里葉變換，以在上行鏈路上支持sc-fdma。

· 靈活的天線接口

如前所述，前傳天線接口非常適合用fpga來實現。這是在線配置的，數據從射頻單元發出(在上行鏈路上)，然后是被轉換為諸如以太網等具有標準連接的協議。

· 硬件加速fpga

輔助加速fpga實現了在基帶soc上不可提供的所有必要的計算密集型功能。這可以是5g特定的功能或先前未曾規劃的功能。

在此處顯示的示例中，使用了ccix互連。該標準允許基于不同指令集架構的處理器將緩存一致性、對等處理的優勢擴展到包括fpga和定制asic在內的多種加速器件上。

http://tx168.51dzw.com

圖4：可加速5g上市時間的分立結構

3.3. 基于chiplet的5g實現

圖5顯示了與圖4所示類似的架構，但是使用了基于系統級封裝芯片(chiplet)的方法進行了重新配置。在這種情況下，一個采用了更高帶寬、更低延遲和更低功耗的接口將cpu soc片芯晶粒與輔助硬件加速chiplet芯片連接起來。支持前傳連接到射頻單元的fpga器件在該示例中可以但并不是封裝集成在其中的;但實際上，如果有足夠的資源，它可以是與硬件加速chiplet芯片相同的chiplet器件。

http://taixin168.51dzw.com

圖5：基于chiplet的方法可實現更高的集成度

用于封裝集成的兩種主要技術是使用硅中介層或有機基板，以及某種形式的超短距離(usr)收發器。

3.4.完全集成的5g實現方式

最后，圖6展示了本文考慮的最終、最高集成度的基帶架構。該方法包括與先前相同的處理元件，具有相同的功能，但嵌入式fpga(efpga)集成在了芯片內。

http://tenghaowy.51dzw.com

圖6：采用單片集成的、應用于5g基帶的異構多核系統級芯片

這種緊密集成的單片集成方法具有許多優點。與基于chiplet的方法相比，該接口具有更高的帶寬、更低的延遲和更低的每比特能耗。此外，資源組合可以根據所考慮的特定應用進行定制，因此避免了不需要的接口、存儲器和核心邏輯單元。這樣可以實現以上所考慮的三種架構中最低單位成本。

如前所述，現在的主要目標是提供更快的上市時間、更高靈活性和未來可用性。之所以能加快了上市時間，是因為soc可以提前流片，因為可以針對efpga進行后期修改(例如5g標準中polar碼的出現)而不是完成即固定的asic。來自新算法或者未預計算法(例如新的加密標準)的靈活性可以通過嵌入式可編程邏輯而不是軟件或外部fpga來解決。最后，未來可用性可以延長soc的生命周期，因為諸如urllc和mmtc等新標準等大批量新興需求可以通過現有產品解決，而不需要進行新的開發。