sc1565i5m-2.5trt比較器74x85的三個輸入端ia>b、ia<b、ia=b有何作用?

用兩片74x85串聯,連接成8位數值比較器時,低位片中的ia>b、ia<b、ia=b端應作何處理?

算術運算是數字系統的基本功能,更是計算機中不可缺少的組成單元。本書第1章介紹了二進制數的算術運算,下面介紹實現加法運算和減法運算的邏輯電路。

半加器和全加器是算術運算電路中的基本單元，它們是完成1位二進制數相加的一種組合邏輯電路．

如果只考慮了兩個加數本身，而沒有考慮低位進位的加法運算，稱為半加．實現半加運算的邏輯電路稱為半加器．兩個1位二進制的半加運算可用表4,4.16所示的真值表表示,其中a\b是兩個加數,s表示和數,c表示進位數。由真值表可得邏輯表達式

     s=ab+ab

     c=ab

由上述表達式可以得出由異或門和與門組成的半加器,如圖4.4,30(a)所示，圖4.4.30(b)所示是半加器的圖形符號．

全加器,全加器能進行加數、被加數和低位來的進位信號相加,并根據求和結果給出該位的進位信號。

根據全加器的功能,可列出它的真值表,如表4.4,17所示。其中處和b分別是被加數及加數,ci為低位進位數,s為本位和數(稱為全加和),c。為向高位的進位數。為了求出s和c。的邏輯表達式,首先分別畫出s和c。的卡諾圖,如圖4,4,31所示,其中c。的包圍圈是為了便于利用處⊙b結果,得出下列表達式

s=abci=+abci+abci+abci

 =a+b+ci

c0=ab+abci十abci          

   =ab+(a+b)ci

由式(4.4.10)可以畫出1位全加器的邏輯圖,如圖4.4.32(a)所示,它是由兩個半加器和一個或門構成的,圖4.4.32(b)所示是它的圖形符號。