r5f212d8snfpu0串行進位加法器,若有多位數相加,則可采用并行相加串行進位的方式來完成。例如,有2個4位二進制數a3a2a1處。和b3b2bibo相加,可以采用4個全加器構成4位數加法器,其原理圖如圖4.4.33所示。將低位的進位輸出信號接到高位的進位輸入端,因此,任意1位的加法運算必須在低1位的運算完成之后才能進行,這種進位方式稱為串行進位。這種加法器的邏輯電路比較簡單,但它的運算速度不高。為克服這一缺點,可以采用超前進位等方式。

由式(4.4.10),并考慮多位數值相加,全加器的和數si和進位ci的邏輯表達式

si=ai+bi+ci-1             (4.4.11)

ci=aibi+(ai+bi)ci-1           (4.4.12)

定義兩個中間變量cj和p。

ci=aib。              (4,4.13)

pi=aj+b.               (4・4・14)

當ai=bi=1時,ci=1,由式(4.4.12)得ci=1,即產生進位,所以ci稱為產生變量。若pi=1,則aibi=0,由式(4.4.12)得ci+ci-1,即pi=1時,低位的進位能傳送到高位的進位輸出端,故pi稱為傳輸變量。這兩個變量都與進位信號無關。

將式(4.4.13)和式(4.4.14)代人式(4.4.11)和式(4.4.12),得

si=pi+ci-1           (4・4・15)

ci=gi+pici-1           (4.4.16)

由式(4.4.16)得各位進位信號的邏輯表達式如下

co=co+poc-1                     (4.4.17a)

c1=c1+p1co=c1+p1c0+p1poc-l           (4.4.17b)

c2=c2+p2c1=g2+p2g1+p2p1c0+p2p1poc-1      (4.4.17c)

c3=c3+p3c2=c3+p3g2+p3p2g1+p3p2p1c0+p3p2p1p0c-1  (4.4.17d)

由式(4.4.17)可知,因為進位信號只與變量ci、pi和c-1有關,而c-1是向最低位的進位信號,其值為0,所以各位的進位信號都只與兩個加數有關,它們是可以并行產生的。用與門和或門即可實現式(4.4.17)所表示的超前進位產生電路,電路圖從略。根據超前進位概念構成的集成4位加法器74hc283的結構示意圖.