virtex-5 FPGA功能概述
•五個平臺lx、lxt、sxt、txt和fxt−virtex-5 lx
：高性能通用邏輯應用程序−virtex-5 lxt
：高級串行高性能邏輯−−−••connectivityvirtex-5 sxt
：高性能信號處理高級串行連接應用程序virtex-5 txt
：高性能S具有雙重性的系統高級串行連接virtex-5 fxt
：具有高級串行連接的高性能嵌入式系統•
•高級DSP48E切片−25 x 18，二者的補碼、乘法−可選加法器、減法器和累加器−可選流水線−可選邏輯位功能−專用級聯連接靈活的配置選項−SPI和并行閃存接口−具有專用回退功能的多比特流支持
−自動總線寬度檢測能力所有設備上的系統監控能力−片內/片外熱監控−片內/片外電源監控−JTAG訪問所有監控數量集成的端點塊PCI Express設計−Lxt、Sxt、TXT和FXT平臺−符合PCI Express基本規范1.1−x1、x4或x8通道支持/塊−與Rocketio™收發器一起工作模式10/100/1000 MB/s以太網MAC−Lxt、Sxt、TXT和FXT平臺−Rocketio收發器可用作PHY或連接到外部PHY US許多軟MII（媒體獨立接口）選項配置邏輯CROSS平臺兼容性−Lxt、Sxt和FXT設備使用可調電壓調節器在同一個軟件包中具有足跡兼容性
••最先進、高性能、最佳利用率、FPGA結構−實6輸入查找表（LUT）技術−雙5-LUT選項−改進的簡化跳路由−64位分布式RAM選項−SRL32/雙SRL16選項強大的時鐘管理塊（CMT）時鐘−數字時鐘管理器（DCM）塊，用于零延遲緩沖、頻率合成和時鐘移相PLL塊，用于輸入抖動過濾、零延遲緩沖、頻率合成和相位匹配時鐘。
分區•••36 kbit塊RAM/FIFOS−真雙端口RAM塊−增強型可選可編程FIFO邏輯−可編程−真雙端口寬度高達x36簡單雙端口寬度高達x72，內置于可選糾錯電路中，可選地將每個塊編程為兩個獨立的18 kbit塊
•••高性能并行selecTIO技術−1.2至3.3V I/O操作−使用Chipsync的源同步接口−−技術數字控制阻抗（DCI）主動端接柔性細粒度I/O銀行高速內存接口支持
••Rocketio GTP收發器100 MB/s至3.75 GB/s−LXT和SXT平臺鎖定GTX收發器150 MB/s至6.5 GB/s−TXT和FXT平臺PowerPC 440微處理器−僅限FXT平臺−RISC架構−7級管道−32 kbyte指令和數據緩存包括−優化的處理器接口結構（Crossbar）65納米銅CMOS工藝技術1.0V核心電壓高信號完整性倒裝芯片封裝，標準或無鉛程序包選項
