在每個周期內都被時鐘鎖定到FPGA中。與傳統方案相比，這些配置方案大大縮短了配置時間。此外，EPC設備具有動態配置或頁面模式特性。該特性允許您使用配置內存中存儲的新映像動態地重新配置系統中的所有FPGAs。多達8種不同的系統配置或頁面可以存儲在內存中，并使用PGM[2..]0]。您的系統可以通過選擇八個頁面之一并啟動一個重新配置周期來動態地重新配置。此頁面模式功能與外部flash接口相結合，允許遠程和本地更新系統配置數據。EPC設備符合分層設備的遠程系統配置特點。其他用戶可編程的特性包括:•配置數據的實時壓縮•可編程Flash ISP配置時鐘(DCLK)••可編程運動延遲(PORSEL)相關信息•PCN0506:英特爾的閃存作為EPC4源,EPC8,和EPC16增強EPC裝置,配置設備提供了更多信息請參閱PCN0506:英特爾的閃存作為•Stratix設備手冊。FPGA配置FPGA配置由配置控制器芯片管理。該過程包括從閃存中讀取配置數據、對配置數據進行解壓、使用適當的數據[]引腳傳輸配置數據以及處理錯誤條件。POR之后，控制器通過從閃存中讀取其選項位來確定用戶定義的配置選項。這些選項包括配置方案、配置時鐘速度、解壓和配置頁面設置。選項位存儲在flash地址位置0x8000(單詞地址)，占用512位或32個單詞的內存。這些選項位使用內部flash接口和默認的10mhz內部振蕩器讀取。配置控制器芯片獲取配置設置后，通過監控nSTATUS和con_done信號，檢查FPGA是否準備好接受配置數據。當FPGA就緒(nSTATUS高con_done低)時，控制器開始使用DCLK和data[]輸出引腳進行數據傳輸。控制器通過采樣FPGA的PGM來選擇要傳輸到FPGA的配置頁[2.]0] POR或復位后引腳。配置單元的功能是根據配置方案將解壓后的數據傳輸到FPGA。EPC設備支持四種并發配置模式，n = 1、2、4或8(其中n是每個DCLK周期對數據[n]信號發送的比特數)。值n = 1對應于傳統的PS配置方案。n = 2、4和8分別對應于2、4或8個不同PS配置鏈的并發配置。此外，FPGA可以配置為FPP模式，其中每個DCLK周期有8位數據被鎖定在FPGA中